一種改進(jìn)型CIC抽取濾波器的實(shí)現(xiàn)方法

謝海霞，孫志雄

（海南熱帶海洋學(xué)院電子通信工程學(xué)院，海南三亞572022）

數(shù)字上、下變頻器所涉及的抽取和內(nèi)插存在著混疊、鏡頻等問題，抽取、內(nèi)插后如何分離出需要的信號(hào)，關(guān)鍵在于抽取前和內(nèi)插后的抗混疊高效數(shù)字濾波器設(shè)計(jì)。由于CIC濾波器結(jié)構(gòu)只有乘法運(yùn)算，便于提高實(shí)時(shí)性和簡(jiǎn)化硬件，故常用它作為抗混疊高效數(shù)字濾波器。經(jīng)典CIC抽取器一般用來處理窄帶信號(hào)，而處理寬帶信號(hào)時(shí)，幅頻響應(yīng)很不理想，滿足帶外衰減指標(biāo)時(shí)，通帶衰減過大，難以滿足抗混疊性能要求。因此，如何更好地增大濾波器的零點(diǎn)抑制同時(shí)又不影響其通帶性能一直是CIC濾波器研究的熱點(diǎn)[1-5]。

1 CIC抽取器的設(shè)計(jì)

CIC抽取器結(jié)構(gòu)簡(jiǎn)單，主要由積分部分、抽取部分和梳狀部分組成[6]。其結(jié)構(gòu)如圖1所示。

圖1 單級(jí)CIC抽取濾波器框圖

式（1）為單級(jí)CIC抽取器傳輸函數(shù)。由于單級(jí)CIC的過渡帶的衰減性能不是很好，所以實(shí)際應(yīng)用中，通常是由多個(gè)單級(jí)CIC濾波器級(jí)聯(lián)方法來加大過渡帶和阻帶的衰減。多級(jí)傳輸函數(shù)為式（2）：

其中，M為大于1的整數(shù)，稱為抽取因子，決定了CIC的通帶大?。籏為級(jí)聯(lián)數(shù)，對(duì)旁瓣抑制比起到加大作用。CIC濾波器多級(jí)級(jí)聯(lián)的方法雖然能使阻帶衰減加大，但卻是犧牲了通帶特性。在濾波器的設(shè)計(jì)中這兩點(diǎn)都很重要，不能只考慮其中一點(diǎn)，而忽略另外一點(diǎn)。文獻(xiàn)[7]提出的基于分級(jí)抽取的濾波器的改進(jìn)方法就是針對(duì)多級(jí)濾波器級(jí)聯(lián)的情況，將整數(shù)倍抽取分成兩部分實(shí)現(xiàn)，即M=M1M2。則式子（2）可以變形為：

對(duì)濾波器的零極點(diǎn)分析如圖2所示。

觀察零極點(diǎn)圖2可見，H（z）的零點(diǎn)與和H2（z）的零點(diǎn)在位置上相同，保證了CIC整體頻率特性的相似性。因此，用H1（zM1）來控制濾波器的通帶響應(yīng)，用H2（z）來調(diào)整阻帶衰減。因此，可以重新定義濾波器的傳遞函數(shù)：

以下利用上述特征對(duì)H（z）進(jìn)行結(jié)構(gòu)改造衰減。

1.1 基于二階多項(xiàng)式函數(shù)補(bǔ)償?shù)某槿∑?/h3>

通常使用CIC抽取器時(shí)，為了調(diào)整通帶內(nèi)的平坦度，會(huì)在后面加一級(jí)補(bǔ)償濾波器。文獻(xiàn)[8]對(duì)[H1（zM1）]部分進(jìn)行頻響特性的改進(jìn)，采用易實(shí)現(xiàn)的內(nèi)插二階多項(xiàng)式（ISOP）對(duì)[H1（zM1）]改進(jìn)其頻率特性。其中二階多項(xiàng)式（ISOP）的系統(tǒng)函數(shù)為G（z），定義為：

式中：S為ISOP的內(nèi)插因子且為正整數(shù)；p為實(shí)數(shù)，它調(diào)整內(nèi)插曲線的幅度。S和p為G（z）的可調(diào)參數(shù)。ISOP抽取器的幅頻特性為：

圖2 零極點(diǎn)分析（M=16，M1=2，M2=8）

N值必須保證ISOP子系統(tǒng)每N個(gè)極小值的位置都要與CIC濾波器的零值點(diǎn)相吻合。值得注意的是N的選取p密不可分，因?yàn)椋∟，p）共同決定通帶波動(dòng)δ，把ISOP的各個(gè)參數(shù)值作特殊設(shè)置，令M=M2且N=M1，在頻段0≤ω≤2πfp盡量減小通帶內(nèi)的波動(dòng)δ，并在滿足：|H（ejω）G（ejω）-1|＜δ。這樣能夠確定最小的通帶波動(dòng)δ的p值就被選定。改進(jìn)后的抽取器加大了通帶內(nèi)的平坦度，且對(duì)阻帶衰減沒有影響，且能夠很好地處理窄帶信號(hào)，但處理信號(hào)帶寬大且抽取倍數(shù)M很小的情況時(shí)，濾波器的通帶衰減仍然不夠理想，該現(xiàn)象將在下面性能比較中進(jìn)行分析。

1.2 基于銳化技術(shù)補(bǔ)償?shù)某槿∑?/h3>

銳化技術(shù)既能改善CIC濾波器的通帶特性，又能改善其阻帶特性。文獻(xiàn)[9]提出的銳化技術(shù)對(duì)CIC抽取器進(jìn)行改進(jìn)所得的濾波器通常稱SCIC（Sharpened CIC）濾波器，其傳遞函數(shù)為：

式子（11）中，HCIC（z）為原型單級(jí)CIC抽取器的系統(tǒng)函數(shù)。通過與傳統(tǒng)的CIC抽取器性能比較，SCIC改善了CIC的通阻帶特性，但其在硬件實(shí)現(xiàn)中，積分器往往工作在很高的輸入采樣率下，運(yùn)算量大。文獻(xiàn)[6]用銳化H1（zM1）來代替銳化整個(gè)濾波器H（z）。從而式子（6）改進(jìn)為：

與傳統(tǒng)CIC抽取器相比，銳化后抽取器的通帶性能有了改善，其旁瓣抑制比有較大提高，這現(xiàn)象也將在性能比較分析中給出具體說明。雖然銳化濾波器的特性優(yōu)良，但這是以增加濾波器的復(fù)雜度換取的，顯然這種以增加復(fù)雜度換取性能的改進(jìn)在一些對(duì)實(shí)時(shí)性要求不是很高的場(chǎng)合是很適用的。

1.3 改進(jìn)的CIC抽取器

本文基于上面提到的兩種改進(jìn)方法，綜合利用銳化濾波器和二階多項(xiàng)式補(bǔ)償濾波器對(duì)CIC抽取濾波器的通帶和阻帶衰減同時(shí)進(jìn)行改進(jìn)。利用文獻(xiàn)[7]中提到的將整個(gè)抽取分兩級(jí)實(shí)現(xiàn)的結(jié)構(gòu)，即M=M1M2，用H2（z）來調(diào)整阻帶衰減，銳化H1（zM1）即控制濾波器的通帶響應(yīng)，在后面加二項(xiàng)多項(xiàng)式補(bǔ)償濾波器G（zM），以調(diào)整通帶內(nèi)的平坦度，則改進(jìn)型的整個(gè)濾波器的Z變換為：

2 幅頻特性比較分析

根據(jù)CIC抽取濾波器幅頻特性，通帶截止頻率wp處的衰減幅度為通帶內(nèi)幅度衰減最大值；阻帶截止頻率wd處的幅度衰減是阻帶內(nèi)衰減的幅度最小值。衡量濾波器的抗混疊性能優(yōu)劣主要以這兩個(gè)點(diǎn)的衰減情況為參考[10]。設(shè)信號(hào)帶寬fp，固定采樣率為fs，wp、wd、δp、δd分別為：

以處理信號(hào)帶寬大，抽取倍數(shù)小的這類信號(hào)舉例。采樣率fs=140 MHz，輸入信號(hào)的數(shù)據(jù)率由xin表示，且 xin=[1 Mb/s，1.5 Mb/s，2 Mb/s，2.5 Mb/s，3 Mb/s，4 Mb/s]。傳統(tǒng)多級(jí)CIC抽取濾波器的級(jí)數(shù)由滿足阻帶衰減犧牲通帶衰減來確定。不同的濾波器結(jié)構(gòu)，參數(shù)計(jì)算也不相同。結(jié)構(gòu)中的K和L參數(shù)的設(shè)計(jì)。1）當(dāng) xin數(shù)據(jù)率小于或者等于 3 Mb/s時(shí)，K=2，L=4；2）當(dāng)xin數(shù)據(jù)率大于3 Mb/s時(shí)，K=4，L=8。令傳統(tǒng)CIC的級(jí)數(shù)為N，根據(jù)因式分解算法[9]來配置參數(shù)如下：

N=[4 4 4 4 6 6]；K=[2 2 2 2 4 4]；L=[4 4 4 4 8 8]；M1=[2 2 2 2 2 2]；M2=[8 5 5 5 4 4]。

此時(shí)，對(duì)傳統(tǒng)CIC（CICN）抽取器、傳統(tǒng)CIC帶有補(bǔ)的（CICISOP）、分級(jí)CIC的（CIC2N）、分級(jí)銳化處理的（SCIC）、和改進(jìn)型CIC抽取器（SCICISOP）的頻響作比較如圖3所示。

圖3 5種濾波器的頻響對(duì)比圖

從比較的情況可知，利用多項(xiàng)式補(bǔ)償函數(shù)對(duì)原型CIC進(jìn)行改進(jìn)后抽取器（CICISOP），對(duì)通帶處的衰減幅度稍有改善，但在處理寬帶信號(hào)時(shí)還不夠；分級(jí)抽取CIC濾波器（CIC2N）通帶頻響平坦，但是阻帶衰減不滿足要求，采用銳化處理后（SCIC）阻帶衰減顯著，通帶也較平坦，而本文提出的改進(jìn)型CIC抽取器通帶內(nèi)更加平坦，并且阻帶衰減明顯并滿足要求。5種濾波器在處理輸入信號(hào)xin時(shí)wp、wd處的衰減情況比較，如表1所示。

表1 5種濾波器在通阻帶處的衰減情況

3 改進(jìn)型CIC抽取器的FPGA實(shí)現(xiàn)

簡(jiǎn)單地將積分器和梳狀器級(jí)聯(lián)是傳統(tǒng)CIC的FPGA實(shí)現(xiàn)形式。本文提出的改進(jìn)型CIC濾波器則是先搭建H2（z）L和H1（zM1）K之后再級(jí)聯(lián)G（zM），圖4給出了改進(jìn)后的CIC抽取器的框圖，這種結(jié)構(gòu)很直觀的看出濾波器的結(jié)構(gòu)。

圖4 改進(jìn)型CIC抽取器

為了使整個(gè)抽取器的計(jì)算量降到最低，對(duì)圖4中的電路優(yōu)化，本文利用文獻(xiàn)[12]的方法對(duì)H2（z）L進(jìn)行多相分解，主要緩解下采樣率前處理高速率信號(hào)的計(jì)算壓力，前級(jí)抽取因子M1的作用下使后面處理的信號(hào)采樣率下降M1倍，這對(duì)降低功耗相當(dāng)重要；而銳化的濾波器的各個(gè)組成部分分解成兩部分：M2倍下采樣前和M2倍下采樣后；二階多項(xiàng)補(bǔ)償濾波器放在最后，這樣整個(gè)抽取器的各個(gè)組成部分都在最低的采樣率下工作了，應(yīng)用這種思想改進(jìn)抽取器的結(jié)構(gòu)細(xì)化分解為：

圖5 改進(jìn)型CIC抽取器實(shí)現(xiàn)結(jié)構(gòu)

改進(jìn)型CIC濾波器FPGA實(shí)現(xiàn)采用Verilog語(yǔ)言描述，采用Altera公司CycloneII系列開發(fā)板，在QuartusII 12.0環(huán)境下進(jìn)行。其FPGA實(shí)現(xiàn)的頂層結(jié)構(gòu)如圖6所示（其中clk為輸入時(shí)鐘，clk_enable為使能信號(hào)，reset為復(fù)位信號(hào)，filter_in為輸入數(shù)據(jù)，filter_out為輸出數(shù)據(jù)，ce_out為輸出數(shù)據(jù)變化指示信號(hào)）。

圖6 頂層結(jié)構(gòu)圖

此時(shí)，選取抽樣頻率為140 MHz，抽取倍數(shù)M=10，M1=2，M2=5，K=2，L=4，p=-28，利用 MATLAB仿真驗(yàn)證，從圖7中可以看到，輸入信號(hào)為2 MHz和10 MHz正弦信號(hào)的疊加，在輸入的兩個(gè)信號(hào)中，位于阻帶內(nèi)的頻率為10 MHz被濾掉，保留了位于通帶內(nèi)的頻率為2 MHz信號(hào)；而QUATUSII自帶的仿真工具仿真的結(jié)果如圖8所示，從ce_out的10個(gè)時(shí)鐘變化一次，可以看出對(duì)輸入信號(hào)進(jìn)行16倍的抽取。仿真結(jié)果正確，最后下載到芯片中，根據(jù)FPGA綜合報(bào)告，在濾波性能不變下，采用優(yōu)化電路結(jié)構(gòu)時(shí)，使用的邏輯資源減少了15%，說明對(duì)結(jié)構(gòu)的改進(jìn)與優(yōu)化大大節(jié)省了硬件資源。

4 結(jié)束語(yǔ)

本文提出的改進(jìn)型抽取濾波器很好地補(bǔ)償了CIC濾波器通帶的偏差，并增加了通帶的寬度，其更適用于對(duì)通帶要求較寬的軟件無線電系統(tǒng)。在高速率狀態(tài)下進(jìn)行積分，在低速率狀態(tài)下進(jìn)行梳狀濾波，

圖7 MATLAB仿真

圖8 時(shí)序仿真

多相優(yōu)化結(jié)構(gòu)，降低了中間存儲(chǔ)，資源占用最少，大大降低功耗[12-16]。