基于多核DSP的SAR數(shù)據(jù)并行訪問(wèn)研究

周峰 李健

摘 要： 合成孔徑雷達(dá)（SAR）數(shù)據(jù)處理中的一個(gè)重要操作是分別訪問(wèn)存儲(chǔ)器中的距離向和方位向數(shù)據(jù)，當(dāng)前在Keystone多核DSP平臺(tái)上主要使用單個(gè)核或EDMA訪問(wèn)SAR數(shù)據(jù)，但很多情形下無(wú)法充分利用存儲(chǔ)器的帶寬。針對(duì)該問(wèn)題，結(jié)合EDMA，DDR存儲(chǔ)器等外設(shè)的硬件特性，提出一種適用于多核DSP的SAR數(shù)據(jù)分塊映射存儲(chǔ)方法及行切換開(kāi)銷最優(yōu)的并行訪問(wèn)技術(shù)，并給出應(yīng)用并行訪問(wèn)模式的一個(gè)充分條件。測(cè)試結(jié)果表明，分塊映射存儲(chǔ)方法能均衡距離向和方位向數(shù)據(jù)的訪問(wèn)速度，且更能充分地利用存儲(chǔ)器帶寬，提高數(shù)據(jù)的訪問(wèn)效率。

關(guān)鍵詞： 多核DSP； 并行訪問(wèn)； 信號(hào)處理； 矩陣轉(zhuǎn)置； 合成孔徑雷達(dá)； 分塊映射

中圖分類號(hào)： TN957.52?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）15?0026?05

Research on multi?core DSP based parallel access for SAR data

ZHOU Feng， LI Jian

（The 32th Research Institute of China Electronics Technology Group Corporation， Shanghai 201808， China）

Abstract： One of the important operations during SAR （synthetic aperture radar） data processing is to access the range direction and azimuth data stored in the memory. The method of single core or EDMA is mainly used to access the SAR data on Keystone multi?core DSP platform， but the memory bandwidth couldn′t be taken full advantage in many cases. For the above problem， the hardware features of EDMA， DDR and other peripherals are combined to propose a SAR data block mapping storage method suitable for multi?core DSP， and a parallel access technology for optimal row switch overhead. A sufficient condition for parallel access mode is given. The test results show that the block mapping storage method can balance the access speed of range direction and azimuth data， utilize the memory bandwidth more effectively， and improve the data access efficiency.

Keywords： multi?core DSP； parallel access； signal processing； matrix transpose； SAR； block mapping

0 引 言

合成孔徑雷達(dá)（SAR）是一種應(yīng)用比較廣泛的成像雷達(dá)，具有二維分辨能力，抗干擾能力強(qiáng)，能全天候、全天時(shí)工作，并且能夠穿透云層和掩蓋物。在國(guó)防和國(guó)民經(jīng)濟(jì)等眾多領(lǐng)域中扮演著重要角色。目前，多核DSP的數(shù)據(jù)處理平臺(tái)在SAR信號(hào)處理領(lǐng)域仍有著廣泛的應(yīng)用[1?3]。SAR采集到的原始數(shù)據(jù)為一個(gè)二維矩陣，二維矩陣中每一行的數(shù)據(jù)是對(duì)發(fā)射的線性調(diào)頻脈沖進(jìn)行采樣的值，每一列的數(shù)據(jù)是雷達(dá)在不同空間位置處對(duì)接收到的線性調(diào)頻脈沖進(jìn)行采樣的值。因此，二維矩陣的行方向就為距離向，列方向就為方位向。

當(dāng)前SAR數(shù)據(jù)存儲(chǔ)器主要以DDR SDRAM為主。對(duì)DDR存儲(chǔ)器的連續(xù)地址訪問(wèn)時(shí)，速率可達(dá)到10 GB/s，如果矩陣按照順序存儲(chǔ)，則距離向數(shù)據(jù)的訪問(wèn)速率較高。方位向數(shù)據(jù)由于被分開(kāi)存儲(chǔ)到DDR的多個(gè)頁(yè)中，故需要頻繁地進(jìn)行關(guān)閉頁(yè)、預(yù)充電、打開(kāi)頁(yè)等操作，導(dǎo)致其訪問(wèn)速率降得很低，大約只能達(dá)到150 MB/s。因此，需要研究一種能提高方位向數(shù)據(jù)訪問(wèn)速率的方法。文獻(xiàn)[4?6]分別研究了兩頁(yè)式、三頁(yè)式矩陣轉(zhuǎn)置方法，文獻(xiàn)[2，7?8]研究了快速轉(zhuǎn)置和原位轉(zhuǎn)置方法。這些方法適合于只需要單次轉(zhuǎn)置的SAR成像算法，例如距離多普勒算法。文獻(xiàn)[9?10]研究了矩陣線性映射方法，將矩陣分塊映射到DDR的頁(yè)面內(nèi)，能在一定程度上均衡距離向和方位向數(shù)據(jù)的訪問(wèn)速度。但文獻(xiàn)[9]的映射方法會(huì)造成DDR不同行內(nèi)的方位向數(shù)據(jù)的間隔過(guò)大，無(wú)法發(fā)揮Keystone上EDMA的性能。文獻(xiàn)[10]需要設(shè)計(jì)專用的地址計(jì)算硬件單元，無(wú)法直接在DSP上使用。文獻(xiàn)[3]提出一種交織存儲(chǔ)方式，解交織時(shí)僅使用單路EDMA傳輸，沒(méi)有充分利用DSP的傳輸帶寬，而且通過(guò)使用CPU解交織得到距離向和方位向數(shù)據(jù)，不僅占用計(jì)算資源，而且訪問(wèn)速度也慢。

本文根據(jù)EDMA和DDR的硬件特性，提出一種適合于Keystone多核DSP的分塊映射存儲(chǔ)方式，并研究SAR數(shù)據(jù)的并行訪問(wèn)模式，給出應(yīng)用該模式的充分條件。該方法能提高數(shù)據(jù)的實(shí)際傳輸帶寬，加快數(shù)據(jù)的訪問(wèn)速度。本文提出的矩陣分塊映射方法和文獻(xiàn)[2，9]使用的方法相比更適合在DSP上使用，和文獻(xiàn)[10]相比，更能充分發(fā)揮多核DSP的并行處理性能。

1 并行訪問(wèn)設(shè)計(jì)

1.1 分塊映射存儲(chǔ)

矩陣分塊映射的主要方法就是將矩陣分為多個(gè)子矩陣，再分別將每個(gè)子矩陣存儲(chǔ)到DDR的一個(gè)物理頁(yè)面中。這樣DDR的一個(gè)頁(yè)面中既有距離向數(shù)據(jù)，也有方位向數(shù)據(jù)，因此可在一定程度上均衡距離向和方位向數(shù)據(jù)的訪問(wèn)。

設(shè)SAR所處理的數(shù)據(jù)矩陣是個(gè)二維矩陣，記為[Ai， j]，[0≤i≤NA-1]，[0≤j≤NR-1]，其中，[NA]表示方位向采樣點(diǎn)數(shù)，[NR]表示距離向采樣點(diǎn)數(shù)，[i]表示邏輯行號(hào)，[j]表示邏輯列號(hào)，這里的[i， j]稱為數(shù)據(jù)的邏輯坐標(biāo)。

DDR在尋址時(shí)是按照bank、行、列的順序進(jìn)行，因此是個(gè)三維空間，記為[Bb， r， c]，其中，[b]表示bank號(hào)，[r]表示行號(hào)，[c]表示列號(hào)。這里的[b， r， c]稱為數(shù)據(jù)的物理坐標(biāo)。

映射過(guò)程就是將數(shù)據(jù)的二維邏輯坐標(biāo)映射到三維物理坐標(biāo)的過(guò)程，具體方法如下：

將二維矩陣[A]分成[W×L]個(gè)等大小的子矩陣，其中，[W]表示方位向上子矩陣的個(gè)數(shù)，[L]表示距離向上子矩陣的個(gè)數(shù)。子矩陣的大小為[Na×Nr]，每個(gè)子矩陣用[Am，n]表示，其中，[Na=NAW]，[Nr=NRL]，[m∈0， W]，[n∈0， L]。分塊后的矩陣如下式所示：

將每個(gè)子矩陣映射到DDR的一個(gè)頁(yè)面，子矩陣的大小是2 KB，包含256個(gè)復(fù)數(shù)點(diǎn)。子矩陣可以采用方陣形式（[16×16]）或其他形式（[8×32]，[4×64]等），為使方位向和距離向的行切換次數(shù)保持平衡，子矩陣采用方陣的形式[7]。

根據(jù)映射方法建立從二維邏輯坐標(biāo)[i， j]到三維物理坐標(biāo)[b， r， c]的映射關(guān)系：

式中：[floorx]表示對(duì)變量[x]向下取整；[modxy]表示對(duì)[xy]取余。

在上面的兩種映射關(guān)系中，子矩陣內(nèi)的數(shù)據(jù)在每個(gè)DDR頁(yè)面里的排列順序如圖1所示。

在圖1的存儲(chǔ)方式中，每[Na]個(gè)距離向數(shù)據(jù)是連續(xù)存儲(chǔ)的，方位向數(shù)據(jù)是離散存儲(chǔ)的。

映射后的bank分布圖如圖2所示，圖中的每個(gè)小方格表示一個(gè)子矩陣，小方格里的數(shù)字表示bank號(hào)，根據(jù)前面的映射關(guān)系，每個(gè)子矩陣行[Ai，0，Ai，1，…，Ai，L]存放在同一個(gè)bank中，接著下一個(gè)子矩陣行存放在下一個(gè)bank中。

1.2 并行訪問(wèn)

由文獻(xiàn)[11]可知，對(duì)于64位1 333 MB的DDR，其最大訪問(wèn)帶寬是10 666 MB/s，而EDMA僅CC0的一個(gè)傳輸控制器的最大帶寬就能達(dá)到16 000 MB/s，因此，DDR沒(méi)有足夠的帶寬支持多個(gè)EDMA傳輸控制器對(duì)DDR進(jìn)行并發(fā)訪問(wèn)，優(yōu)先級(jí)相同的情況下，它們將瓜分DDR的帶寬。本文之所以還使用多個(gè)EDMA同時(shí)對(duì)DDR進(jìn)行訪問(wèn)是因?yàn)閱蝹€(gè)EDMA傳輸控制器實(shí)際使用帶寬遠(yuǎn)遠(yuǎn)達(dá)不到其理論最大帶寬。EDMA的實(shí)際傳輸帶寬與ACNT的取值呈正相關(guān)的關(guān)系[11]，ACNT的取值越大，其實(shí)際傳輸帶寬就越大。在根據(jù)1.1節(jié)的存儲(chǔ)方式訪問(wèn)距離向或方位向數(shù)據(jù)時(shí)，ACNT取值最大就是[8Nr]或[8Na]，對(duì)于[16×16]的方型子矩陣，即128，對(duì)應(yīng)的實(shí)際傳輸帶寬約600 MB/s，這就給并行訪問(wèn)提供了改善實(shí)際傳輸帶寬的空間。

注1：若單個(gè)EDMA訪問(wèn)存儲(chǔ)器時(shí)帶寬得到充分利用，使用多個(gè)EDMA反而會(huì)因?yàn)榭偩€競(jìng)爭(zhēng)等因素降低總的帶寬利用率。因此，并行訪問(wèn)模式適用于單個(gè)EDMA沒(méi)有充分利用存儲(chǔ)器帶寬的情形。

在使用多個(gè)EDMA并行訪問(wèn)數(shù)據(jù)時(shí)，會(huì)引入附加的行切換開(kāi)銷，例如，同時(shí)訪問(wèn)DDR中同一個(gè)bank中不同的頁(yè)面。在訪問(wèn)距離向和方位向數(shù)據(jù)時(shí)需要采用一定的方式來(lái)避免并行訪問(wèn)帶來(lái)的附加行切換開(kāi)銷。在使用多個(gè)EDMA訪問(wèn)數(shù)據(jù)前，需要合理地為每個(gè)EDMA安排待訪問(wèn)的DDR區(qū)域，下面針對(duì)距離向和方位向數(shù)據(jù)分別討論。

在訪問(wèn)距離向數(shù)據(jù)時(shí)，可使用下面的方式：

每個(gè)EDMA訪問(wèn)一個(gè)bank中的數(shù)據(jù)，如圖3所示，圖中的細(xì)箭頭表示各個(gè)EDMA的訪問(wèn)起始位置，首先訪問(wèn)G0組中的數(shù)據(jù)，訪問(wèn)完全部數(shù)據(jù)后，再跳轉(zhuǎn)到G1組繼續(xù)訪問(wèn)，直到訪問(wèn)完最后一組。這種訪問(wèn)方式的好處是在任意時(shí)刻多個(gè)EDMA訪問(wèn)的均是不同bank中的頁(yè)面，因此這是訪問(wèn)距離向數(shù)據(jù)時(shí)行切換開(kāi)銷最優(yōu)的方式。

由于距離向數(shù)據(jù)在每個(gè)頁(yè)面內(nèi)是連續(xù)存儲(chǔ)的，可使用EDMA的AB同步傳輸模式進(jìn)行訪問(wèn)，每次訪問(wèn)可讀完一行距離向數(shù)據(jù)。

在訪問(wèn)方位向數(shù)據(jù)時(shí)，可使用下面的方式：

所有EDMA跨bank訪問(wèn)一個(gè)頁(yè)面中的數(shù)據(jù)，如圖3所示，圖中的粗箭頭表示各個(gè)EDMA的訪問(wèn)起始位置，首先訪問(wèn)[G0]組中第一列子矩陣的數(shù)據(jù)，接著跳轉(zhuǎn)到[G1]組繼續(xù)訪問(wèn)第一列子矩陣的數(shù)據(jù)，直到訪問(wèn)完最后一組。然后再訪問(wèn)[G0]中第二列的子矩陣，以此類推。這種訪問(wèn)方式的好處是多個(gè)EDMA要么在訪問(wèn)不同bank中的頁(yè)面，要么在訪問(wèn)同一個(gè)bank中的相同頁(yè)面，因此這是訪問(wèn)方位向數(shù)據(jù)時(shí)行切換開(kāi)銷最優(yōu)的方式。

由于方位向數(shù)據(jù)在每個(gè)頁(yè)面內(nèi)是離散存儲(chǔ)的，可使用EDMA的鏈?zhǔn)絺鬏斈Ｊ竭M(jìn)行訪問(wèn)。每次訪問(wèn)可讀完一列方位向數(shù)據(jù)。

注2：Keystone多核DSP上獨(dú)立的傳輸控制器多于10個(gè)，由于其支持的DDR bank的數(shù)量最多為8個(gè)，使用全部的EDMA將導(dǎo)致在任意時(shí)刻都產(chǎn)生行切換開(kāi)銷，因此，在實(shí)際中同時(shí)使用的EDMA傳輸控制器的數(shù)量最好不超過(guò)8個(gè)。

1.3 應(yīng)用條件

1.2節(jié)討論了并行訪問(wèn)時(shí)如何避免引入附加的行切換開(kāi)銷。但除了行切換，并行訪問(wèn)時(shí)的競(jìng)爭(zhēng)也會(huì)導(dǎo)致各個(gè)EDMA的訪問(wèn)帶寬降低，當(dāng)競(jìng)爭(zhēng)過(guò)于激烈時(shí)甚至可能導(dǎo)致并行模式下總的訪問(wèn)帶寬小于單個(gè)EDMA，此時(shí)并行訪問(wèn)將變得沒(méi)有意義。這一小節(jié)討論應(yīng)用并行訪問(wèn)時(shí)的一個(gè)充分條件。

在多個(gè)EDMA同時(shí)訪問(wèn)DDR時(shí)，設(shè)第[i]個(gè)EDMA在訪問(wèn)存儲(chǔ)器時(shí)的等待時(shí)間是[τi]，其中，[i∈0，Nh]，[Nh]表示EDMA的總數(shù)。Keystone上的DDR控制器有一個(gè)特點(diǎn)是當(dāng)最早的訪問(wèn)請(qǐng)求超過(guò)預(yù)設(shè)時(shí)間后，會(huì)臨時(shí)提高該請(qǐng)求的優(yōu)先級(jí)至最高[12]。這意味著：

式中[γ]表示預(yù)設(shè)時(shí)間值，是16個(gè)DDR3CLKOUT的倍數(shù)，可通過(guò)DDR3控制器中的VBUSM寄存器進(jìn)行設(shè)置。

在使用單個(gè)EDMA時(shí)，即沒(méi)有競(jìng)爭(zhēng)產(chǎn)生，假設(shè)對(duì)DDR進(jìn)行訪問(wèn)的帶寬是[Bs]，則：

式中：[Nburst]表示DDR一次突發(fā)傳輸?shù)淖止?jié)數(shù)；[t]表示相應(yīng)的傳輸時(shí)間。

在使用多個(gè)EDMA時(shí)，此時(shí)會(huì)產(chǎn)生競(jìng)爭(zhēng)，假設(shè)第i個(gè)EDMA對(duì)DDR進(jìn)行訪問(wèn)時(shí)的帶寬是[Bim]，則：

為讓并行訪問(wèn)下總的訪問(wèn)帶寬大于單個(gè)EDMA下的訪問(wèn)帶寬，令：

不等式（6）成立的一個(gè)充分條件是：

即并行訪問(wèn)時(shí)每個(gè)EDMA的等待時(shí)間均是[γ]，這是并行模式下訪問(wèn)帶寬最差的情形。

由式（4），式（7）可得：

[γ

因此，在配置VBUSM寄存器時(shí)，可根據(jù)式（8）進(jìn)行計(jì)算來(lái)確保并行模式下總的訪問(wèn)帶寬大于單個(gè)EDMA的帶寬。

當(dāng)單個(gè)EDMA的實(shí)際傳輸帶寬[B]已知時(shí)，還可根據(jù)式（3）～式（5）估算并行訪問(wèn)在最差情形下的實(shí)際傳輸帶寬[Bworst]：

[Bworst=defBim=NburstNburstBs+τi≥NburstNburstBs+γ] （9）

式（3）給出了一個(gè)EDMA訪問(wèn)等待時(shí)間[τi]的上界，還可根據(jù)實(shí)驗(yàn)的方法確定其下界。

由式（4），式（5）可得：

[τi=NburstBs-BimBsBim] （10）

當(dāng)多個(gè)EDMA在A同步傳輸模式下對(duì)DDR存儲(chǔ)器進(jìn)行高速并發(fā)訪問(wèn)時(shí)，此時(shí)的等待時(shí)間[τi]最小，記為[Γ]，根據(jù)文獻(xiàn)[11]的測(cè)試結(jié)果可得：

[Γ=16 B10 383 MBs-1 312 MBs10 383×1 312 MB2s2=7 DDR3CLKOUT] （11）

因此，當(dāng)單個(gè)EDMA的實(shí)際傳輸帶寬[B]已知時(shí)，可根據(jù)式（11）估算并行訪問(wèn)在最好情形下的實(shí)際傳輸帶寬[Bbest]：

[Bbest=defNburstNburstBs+Γ] （12）

2 測(cè)試結(jié)果

當(dāng)前已經(jīng)根據(jù)本文所設(shè)計(jì)的方法開(kāi)發(fā)了SAR數(shù)據(jù)存儲(chǔ)庫(kù)。采用德州儀器發(fā)行的TMDSEVM6678L開(kāi)發(fā)板作為測(cè)試硬件平臺(tái)。通過(guò)開(kāi)發(fā)板上的DSP完成對(duì)片外DDR3 SDRAM的訪問(wèn)，并對(duì)矩陣分塊映射方法和并行訪問(wèn)帶寬進(jìn)行測(cè)試。

將一個(gè)4k×8k的二維復(fù)數(shù)矩陣按照分塊映射的方法存儲(chǔ)到DDR中，然后8個(gè)核分別使用1個(gè)EDMA傳輸控制器，再以距離向或方位向的方式同時(shí)將數(shù)據(jù)從DDR讀取到各自的LL2中，直到遍歷完全部的數(shù)據(jù)，記錄總時(shí)間并計(jì)算實(shí)際訪問(wèn)帶寬。

在測(cè)試時(shí)用到的傳輸控制器為：CC0的TC0，TC1；CC1的TC0，TC1，TC2，TC3和CC2的TC0，TC1。首先通過(guò)核0分別使用這8個(gè)傳輸控制器讀取DDR中的距離向或方位向數(shù)據(jù)，記錄并計(jì)算實(shí)際的傳輸帶寬，如圖4中的斜線柱狀圖所示。接著再通過(guò)8個(gè)核同時(shí)使用8個(gè)傳輸控制器讀取DDR中的數(shù)據(jù)，實(shí)際的傳輸帶寬如圖4中的圓點(diǎn)柱狀圖所示。

通過(guò)圖4中的測(cè)試結(jié)果可以看出，在使用單個(gè)EDMA時(shí)，每個(gè)EDMA傳輸控制器的實(shí)際訪問(wèn)帶寬大約是500 MB/s，在并行訪問(wèn)時(shí)，每個(gè)EDMA傳輸控制器的實(shí)際訪問(wèn)帶寬大約是320 MB/s，與單個(gè)EDMA相比均有所下降，這是DDR存儲(chǔ)總線的競(jìng)爭(zhēng)引起。但并行模式下總的訪問(wèn)帶寬大約是2 560 MB/s，與單個(gè)EDMA相比提高了大約5倍。

可根據(jù)式（9）估算并行訪問(wèn)時(shí)各個(gè)EDMA的最差訪問(wèn)帶寬[Bworst]。根據(jù)文獻(xiàn)[12]可知，DDR控制器一次突發(fā)傳輸?shù)淖止?jié)數(shù)是16，DDR3CLKOUT設(shè)置為666.5 MHz，則：

[Bworst=NburstNburstBs+?=16 B16 B500 MBs+16666.5 MHz=286 MBs]

再根據(jù)式（12）計(jì)算并行訪問(wèn)時(shí)各個(gè)EDMA的最優(yōu)訪問(wèn)帶寬：

[Bbest=NburstNburstBs+Γ=16 B16 B500 MBs+7666.5 MHz=376 MBs]

實(shí)際每個(gè)EDMA的并行訪問(wèn)帶寬是320 MB/s，正好位于區(qū)間[Bworst，Bbest]中，這與實(shí)測(cè)結(jié)果是吻合的。對(duì)方位向數(shù)據(jù)的訪問(wèn)測(cè)試結(jié)果和距離向的類似，不再贅述。

3 結(jié) 論

通過(guò)對(duì)Keystone上EDMA和DDR控制器的特性進(jìn)行分析，提出一種適用于多核DSP的SAR數(shù)據(jù)分塊映射存儲(chǔ)方法，將二維矩陣分塊存儲(chǔ)到DDR的物理頁(yè)面中。EDMA可直接從DDR存儲(chǔ)器中訪問(wèn)一行距離向和方位向數(shù)據(jù)，并能以附加行切換開(kāi)銷最小的方式實(shí)現(xiàn)并行訪問(wèn)，并給出應(yīng)用并行訪問(wèn)模式的充分條件。測(cè)試結(jié)果表明，該方法不僅能均衡距離向和方位向數(shù)據(jù)的訪問(wèn)速度，還能同時(shí)提高兩個(gè)維度上數(shù)據(jù)的實(shí)際訪問(wèn)帶寬。

參考文獻(xiàn)

[1] 張強(qiáng)，馮仰松，郭朋.基于多核DSP互聯(lián)架構(gòu)的SAR處理研究與設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42（1）：37?39.

ZHANG Qiang， FENG Yangsong， GUO Peng. Research and design of SAR imaging based on multi?core DSP interconnection architecture [J]. Application of electronic technique， 2016， 42（1）： 37?39.

[2] 張?zhí)m，秦斯奇，唐瑞.SAR成像系統(tǒng)快速矩陣轉(zhuǎn)置算法的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2016，16（21）：266?271.

ZHANG Lan， QIN Siqi， TANG Rui. Design of fast matrix transposition algorithm for SAR image systems [J]. Science technology and engineering， 2016， 16（21）： 266?271.

[3] 張維陶，孫英欽，姚迪.用于合成孔徑雷達(dá)實(shí)時(shí)成像的高性能虛擬單節(jié)點(diǎn)設(shè)計(jì)[J].信號(hào)處理，2013，29（10）：1376?1382.

ZHANG Weitao， SUN Yingqin， YAO Di. High?performance virtual single?node design for synthetic aperture radar real?time imaging [J]. Journal of signal processing， 2013， 29（10）： 1376?1382.

[4] 盧世祥，韓松，王巖飛.合成孔徑雷達(dá)實(shí)時(shí)成像轉(zhuǎn)置存儲(chǔ)器的兩頁(yè)式結(jié)構(gòu)與實(shí)現(xiàn)[J].電子與信息學(xué)報(bào)，2005，27（8）：1226?1228.

LU Shixiang， HAN Song， WANG Yanfei. The structure and implementation of the two?frame corner turn memory （CTM） in real time imaging of SAR [J]. Journal of electronics & information technology， 2005， 27（8）： 1226?1228.

[5] 謝應(yīng)科，張濤，韓承德.實(shí)時(shí)SAR成像系統(tǒng)中矩陣轉(zhuǎn)置的設(shè)計(jì)和實(shí)現(xiàn)[J].計(jì)算機(jī)研究與發(fā)展，2003，40（1）：6?11.

XIE Yingke， ZHANG Tao， HAN Chengde. Design and implementation of matrix transposition unit for real?time SAR image systems [J]. Journal of computer research and development， 2003， 40（1）： 6?11.

[6] 李早社，禹衛(wèi)東，汪亮，等.基于SDRAM的星載SAR星上實(shí)時(shí)成像轉(zhuǎn)置存儲(chǔ)器[J].信號(hào)處理，2007，23（3）：433?436.

LI Zaoshe， YU Weidong， WANG Liang， et al. Corner turning memory based on SDRAM for spaceborne SAR on?board real?time imaging [J]. Journal of signal processing， 2007， 23（3）： 433?436.

[7] 林桐，謝宜壯，劉偉.實(shí)時(shí)SAR成像系統(tǒng)矩陣原位轉(zhuǎn)置的實(shí)現(xiàn)[J].計(jì)算機(jī)工程，2013，39（6）：319.

LIN Tong， XIE Yizhuang， LIU Wei. Implementation of matrix in?place transpose for real?time SAR imaging system [J]. Computer engineering， 2013， 39（6）： 319.

[8] 鮑勝榮，周海斌.SAR實(shí)時(shí)成像高效矩陣轉(zhuǎn)置研究和實(shí)現(xiàn)[J].現(xiàn)代雷達(dá)，2013，35（3）：24?27.

BAO Shengrong， ZHOU Haibin. Study and implementation of high efficient matrix transpose for SAR real?time imaging system [J]. Modern radar， 2013， 35（3）： 24?27.

[9] 邊明明，畢福昆，汪精華.實(shí)時(shí)SAR成像系統(tǒng)矩陣轉(zhuǎn)置方法研究與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與應(yīng)用，2011， 47（22）：117?119.

BIAN Mingming， BI Fukun， WANG Jinghua. Research and implementation of matrix transpose for real?time SAR imaging system [J]. Computer engineering and applications， 2011， 47（22）： 117?119.

[10] 劉小寧，謝宜壯，趙博雅，等.一種二維訪問(wèn)效率均衡的SAR數(shù)據(jù)矩陣轉(zhuǎn)置方法[J].電子學(xué)報(bào)，2016，44（1）：33?38.

LIU Xiaoning， XIE Yizhuang， ZHAO Boya， et al. A SAR data matrix transpose method of efficiency balanced two dimensional access [J]. Acta electronica sinica， 2016， 44（1）： 33?38.

[11] Texas Instruments Incorporated. TMS320C6678 memory access performance [EB/OL]. [2011?03?14]. http；//www.ti.com.cn/cn/lit/er/sprz334h/sprz334h.pdf.

[12] Texas Instruments Incorporated. Keystone architecture DDR3 memory controller [EB/OL]. [2015?10?12]. http；//www.ti.com.cn/product/cn/tms320c6678.

[13] Texas Instruments Incorporated. Keystone architecture enhanced direct memory access （EDMA3） controller [EB/OL]. [2015?11?03]. http；//www.ti.com.cn/product/cn/66AK2H14/datasheet/2?ZHCSBT2G#SPRS864C_002a.