基于ATE的ADSP測試

武乾文，奚留華，張凱虹

（中國電子科技集團公司第五十八研究所，江蘇無錫 214035）

1 引言

ADSP就是高級信號處理器[1-2]。美國模擬器件公司 (ADI)繼ADSP-TS101后在2003年推出新一代Tiger-SHARC處理器ADSP-TS201。此處理器片內(nèi)集成更大容量的存儲器，性價比高，兼有ASIC、FPGA的信號處理性能以及指令集處理器的可編程性和靈活性，適用于性能要求高、存儲量大的信號處理以及圖像應用，如雷達與聲納、無線基站、圖像處理以及工業(yè)儀器等領域。

ADSP的應用廣泛，其在生產(chǎn)、應用等各個階段都要進行測試以確保產(chǎn)品質(zhì)量以及研制出符合系統(tǒng)要求的電路，尤其應用于軍工設備的ADSP，為控制質(zhì)量，保障裝備可靠性，集成電路檢測、篩選至關重要[3-6]。但ADSP屬于大規(guī)模集成電路，其內(nèi)部集成度高、模塊復雜，外部引腳數(shù)量大，其功能測試具有一定的難度。

2 測試儀器和電路

G150測試機具有精度高、操作方便等特點，適于對ADSP-TS201S電路的測試。該系統(tǒng)測試頻率30 MHz，測試通道數(shù)達512個，測試向量深度可達1M。

3 功能測試

3.1 ADSP功能原理

TS201在TS101結構的基礎上做了進一步改進。其改進結構如圖1所示，TS201S可分成DSP核以及I/O接口，通過4條總線傳輸數(shù)據(jù)、地址及控制信號。

DSP包含程序控制器、地址產(chǎn)生器及雙運算模塊。程序控制器能提供可中斷的編程模式，可以支持匯編語言C/C++編程以及10指令周期流水；IAB能預存5條指令；BTB能夠減小分支跳轉延遲。地址產(chǎn)生器包括2個IALU，能支持立即尋址以及間接尋址；支持位反序以及環(huán)形緩沖尋址，方便對數(shù)字信號處理特殊運算。雙運算模塊能獨立工作實現(xiàn)SIMD引擎，每個周期運算模塊能執(zhí)行2條運算指令。

圖1 ADSP-TS201S電路原理圖

I/O接口包含內(nèi)部存儲器、外部設備接口、DMA控制器、鏈路口以及JTAG口。內(nèi)部存儲器為24 Mb DRAM。TS201S及TS101S采用0.13 μm CMOS工藝制造，TS201S的存儲器容量為TS101S的4倍，其性能比TS101提高了很多。外部設備接口包含主機接口、多處理器接口、SDRAM接口以及EPROM接口。14個DMA通道無需干預可完成設備的數(shù)據(jù)交換；完成了雙向鏈路口應用低壓差分信號（LVDS）鏈路口技術，達到4 Gbps數(shù)據(jù)吞吐量。IEEE1149.1兼容JTAG接口，可用于片上仿真。

TS201S支持32位及40位浮點運算和8、16、32和64位定點運算。每周執(zhí)行4條指令，在600 MHz時鐘頻率下能夠達到48億次/s乘法運算（GMACS）以及36億次 /s浮點運算（GFLOPS）速度[7]。

3.2 ADSP功能碼編寫

應用ATE對ADSP-TS201S功能碼測試格式為二進制格式。ADSP-TS201S電路共有512個管腳，其中265個是INPUT、OUTPUT及INPUT/OUTPUT管腳，由于芯片管腳數(shù)多，為了驗證其功能，先要啟動芯片。選擇系統(tǒng)時鐘管腳及復位管腳分別輸入信號，觀察芯片輸出管腳的情況。如圖2所示，ADSP-TS201處理器的系統(tǒng)時鐘有4種，分別是系統(tǒng)時鐘（SCLK）、內(nèi)核時鐘（CCLK）、外設總線時鐘（SOCCLK）以及鏈路口輸出時鐘（LxCLKOUT）。

圖2 ADSP-TS201處理系統(tǒng)時鐘

其系統(tǒng)時鐘為外部總線口提供時鐘，作為外部總線信號AC規(guī)范參考。內(nèi)核時鐘為內(nèi)核、內(nèi)部總線、存儲器、鏈路口來提供時鐘，其指令執(zhí)行速度為CCLK。CCLK=SCLK×SCLKRATx，如表 1所示，SCLKRATx的取值范圍為4～12。

外設置總線時鐘，即為SOC總線工作的頻率，為1/2×CCLK。鏈路口輸出的時鐘為CCLK/CR，其CR是LCTx速度設置位，取值范圍是1～4。

系統(tǒng)時鐘輸入管腳分別為SCLK、SCLKRAT2、SCLKRAT1、SCLKRAT0等管腳。根據(jù)對外部總線速度以及CCLK、指令的執(zhí)行速度考慮，測試本芯片時SCLK取30 M，應用于設置PLL時鐘的倍率N值是由3個外接引腳SCLKRAT2-0來決定的，3個外接引腳連接了撥扭開關，可以隨時調(diào)整倍頻系數(shù)的大小，系數(shù)默認狀態(tài)取5，核時鐘由SCLK倍頻產(chǎn)生，核時鐘CCLK=N×SCLK=150 M。

表1 ADSP-TS201時鐘速率

復位輸入管腳是RSTIN管腳。ADSP-TS201S有3個引腳決定了復位電路，分別是RST-IN、RST-OUT以及POR-IN。RST-IN是復位輸入，是復位引腳，其作用是設置DSP為確定狀態(tài)，使得程序進入空閑狀態(tài)，再根據(jù)復位操作的類型，RST-IN在指定時間確認。RST-OUT是復位輸出，是RST-IN的同步延遲，說明DSP復位已經(jīng)完成了。PORIN是DRAM電源復位設置。

除此以外，電源管腳分別是VDD_IO、VDD_DRAM、VDD_A、VDD 等,如表 2 所示，VDD 為內(nèi)核邏輯電源、VDD_A為模擬電源、VDD_IO為外部I/O電源、VDRAM為DRAM電源。

表2 ADSP-TS201處理系統(tǒng)電源

參考電壓管腳分別為SCLK_VREF、VREF。參考電壓定義輸入緩沖閾值點，對輸入引腳及時鐘輸入信號設置電壓。在測試過程中，分別設置SCLK_VREF、VREF管腳為1.2 V。

如上所述，加電及輸入時鐘、復位信號后，得到如圖3的運行結果，所有地址位都顯示H（高電平），芯片并沒有啟動工作，分析其原因，可能是因為某些管腳未加入信號，導致啟動失敗。

經(jīng)分析，芯片未加入中斷信號，在重置之后對于啟動操作，ADSP-TS201S有 4種引導選擇：（1）EPROM 引導；（2）外圍設備引導；（3）鏈路口引導；（4）無引導模式，如表3所示，一個IRQ3-0的中斷信號輸入，存儲器啟動地址選擇。

圖3 ADSP-TS201S未啟動狀態(tài)

選擇無引導模式，當輸入一個中斷信號，ADSP-TS201S啟動存儲器。

表3 無引導模式啟動存儲器地址

ADSP-TS201S處理器在理想狀態(tài)總是跳出重置，等待一個中斷信號的輸入。在輸入一個IRQ3-0的中斷信號后，ADSP-TS201S仍然沒有出現(xiàn)存儲器地址的疊加狀態(tài)，直到循環(huán)了60萬次以后，芯片啟動，存儲器地址開始疊加。經(jīng)分析，芯片反應過慢可能是某個控制管腳未輸入信號導致的。

當輸入BM及BMS等管腳信號，ADSP-TS201S啟動迅速，地址開始自動疊加，如圖4所示。

圖4 ADSP-TS201S啟動狀態(tài)

由圖4所示，同組地址數(shù)為12個，此時SCLKRAT2-0的輸入數(shù)據(jù)為011，當其輸入不同信號時，同組地址數(shù)不同。以輸入數(shù)據(jù)110為例，如圖5所示，0地址的地址數(shù)為99個，當經(jīng)過66個地址變化，同組地址的個數(shù)穩(wěn)定為18個。

圖5 地址數(shù)隨地址的變化

4 ADSP直流參數(shù)測試

直流參數(shù)測試包括開/短路測試（O/S）、輸出高/低電平測試（VOH/VOL）、輸入高/低電流測試（IIH/IIL）、輸入漏電流測試（ILI/ILO）、電源電流測試（ICC）等等。

5 ADSP交流參數(shù)測試

交流參數(shù)測試是測量器件晶體管轉換的時序關系，目的是保證器件在正確的時間發(fā)生狀態(tài)轉換。如圖6、圖7所示，ADSP-TS201S交流參數(shù)包括核心時鐘循環(huán)時間tCCLK、系統(tǒng)時鐘循環(huán)時間tSCLK、系統(tǒng)時鐘循環(huán)高電平時間tSCLKH、系統(tǒng)時鐘循環(huán)低電平時間tSCLKL、系統(tǒng)時鐘轉換時間下降沿tSCLKF、系統(tǒng)時鐘轉換時間上升沿tSCLKR、系統(tǒng)時鐘抖動容忍度tSCLKJ。

圖6 參考時鐘——系統(tǒng)時鐘循環(huán)時間

測試時鐘循環(huán)時間tTCK、測試時鐘循環(huán)高電平時間tTCKH、測試時鐘低電平時間tTCKL，見圖7。

圖7 參考時鐘——測試時鐘循環(huán)時間

由于各交流參數(shù)的測試原理和測試方法基本相同，僅以測試TSCLKR為例來說明交流參數(shù)的測試過程。在常溫下，把被測器件接入測試系統(tǒng)，電源電壓調(diào)到規(guī)定的電壓值，其余輸入端施加規(guī)定的電平。測量系統(tǒng)時鐘從0變到1上升沿時間tSCLKR，通過搜索的方式獲得其值，功能碼如圖8所示。

圖8 tSCLKR測試的功能碼

6 測試方法與標準驗證

參考SRAM測試的直流參數(shù)規(guī)范標準，在規(guī)范測試條件下的測試值在標準范圍內(nèi)，驗證了測試方法的正確性，如表4所示。

7 結論

文章簡要介紹了ADSP的重要組成部分，提出了一種ATE對ADSP測試的方法。主要介紹了電路的功能測試及交流參數(shù)測試的關鍵技術。通過Ultra Edit軟件編輯生成測試碼，導入測試儀器，對被測器件進行地址疊加操作，以檢查其功能。與此同時，結合部分功能碼，在ATE軟件中設置相關參數(shù)，測試了ADSP的交流參數(shù)。

[1]孫潔朋，魏建民，閆華，等.一種FPGA芯片中DSP模塊的內(nèi)建自測試方法[J].電子與封裝，2017，17（10）：9-12.

[2]李煒，于清濤，李旭，等.基于DSP的高壓節(jié)點在線測試系統(tǒng)設計[J].油氣田地面工程，2016，（11）：89-92.

[3]時萬春.集成電路測試技術的新進展[J].電子測量與儀器學報，2007，21（4）：1-4.

[4]謝正光.集成電路測試相關標準研究與探討[J].微電子學，2004，34（3）：246-253.

表4 測試實際值與規(guī)范標準對比驗證

[5]畢威.簡述 IC 測試的意義和作用[J].微處理機，2017，（1）：6-12.

[6]俞建峰，陳翔，楊雪瑛.我國集成電路測試技術現(xiàn)狀及發(fā)展策略[J].中國測試，2009，35（3）：1-5.

[7]龐娜，劉書明，徐平.ADSP-TS201S芯片的功能和應用[J].國外電子元器件，2005，（1）：48-51.