碳化硅MOSFET電路模型及其應(yīng)用

周郁明， 劉航志， 楊婷婷， 王 兵

(安徽工業(yè)大學(xué) 電氣與信息工程學(xué)院，安徽 馬鞍山 243002)

相較傳統(tǒng)的硅(Si)材料金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)，基于第三代半導(dǎo)體材料碳化硅(SiC)的MOSFET更能勝任大功率、高溫度等嚴(yán)酷的應(yīng)用環(huán)境[1-2]．

在實(shí)際情況下，由于人為因素或者負(fù)載故障，功率半導(dǎo)體器件有時(shí)會(huì)運(yùn)行在短路或雪崩條件下，這種情況盡管一般非常短暫，但是會(huì)退化器件的特性甚至引起器件失效．目前，不少文獻(xiàn)對SiC MOSFET在短路狀態(tài)下的魯棒性和失效進(jìn)行了實(shí)驗(yàn)測試以及理論模型分析[3-8]，這些文獻(xiàn)多集中在直流母線電壓、驅(qū)動(dòng)條件以及線路寄生參數(shù)等外部影響因素的研究．

眾所周知，SiC MOSFET在熱氧化生長氧化層(SiO2)的過程中，在SiC/SiO2界面生成了大量的陷阱[9]．這些陷阱能夠降低溝道中自由電子Fowler-Nordheim(FN)遂穿的有效勢壘高度，增強(qiáng)電子在SiC MOSFET氧化層中的隧穿幾率;同時(shí)，為了減小導(dǎo)通電阻，SiC金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，MOS)器件的氧化層厚度一般要比Si MOS器件的薄[7]，這在一定程度上也增強(qiáng)了電子在氧化層中的隧穿幾率．電子隧穿幾率的增加，直接導(dǎo)致柵極氧化層的泄漏電流增加．另外，處于短路狀態(tài)下的功率半導(dǎo)體器件承受著很高的電流應(yīng)力，器件溫度急劇上升，溫度升高加劇了電子往氧化層中的注入，也導(dǎo)致了氧化層泄漏電流增加．同時(shí)，在柵極驅(qū)動(dòng)電壓消失后，器件內(nèi)部大量的熱量來不及散發(fā)出去，會(huì)導(dǎo)致MOSFET結(jié)構(gòu)中的P阱區(qū)/N漂移區(qū)的PN結(jié)存在著密度很高的泄漏電流，器件繼續(xù)自熱，并最終可能造成器件損壞．

在傳統(tǒng)的SiC MOSFET電路模型的基礎(chǔ)上，筆者建立了一種新穎的、計(jì)入SiC/SiO2界面陷阱的SiC MOSFET電路模型，模型引入了漏源極的PN結(jié)泄漏電流模型和柵極氧化層的泄漏電流模型．利用該模型評估了不同密度的界面陷阱對處于短路狀態(tài)下SiC MOSFET特性的影響，所取得的結(jié)果對SiC MOSFET的驅(qū)動(dòng)電路、故障保護(hù)電路的設(shè)計(jì)以及SiC MOS器件技術(shù)都具有一定的參考意義．

圖1 考慮泄漏電流的SiC MOSFET等效電路模型

1 模型的建立

1.1 SiC MOSFET的電路模型

圖1為文中所建立的新穎的SiC MOSFET等效電路模型．其中，虛線框內(nèi)為不少文獻(xiàn)所采用的SiC MOSFET等效電路模型[10-12]，該模型由受控電流源ICH以及外圍電路構(gòu)成．ICH是基于Shichman-Hodges物理模型的三段電流表達(dá)式，分別描述MOSFET工作在截止區(qū)、線性區(qū)和飽和區(qū); 外圍電路主要是CGD、CGS和CDS這3個(gè)結(jié)電容來描述MOSFET的動(dòng)態(tài)特性．一些文獻(xiàn)在此模型的基礎(chǔ)上增加了溫控源，用于補(bǔ)償溫控靜態(tài)特性[10-11]．筆者在虛線框所示的電路模型基礎(chǔ)上，增加了兩個(gè)受控電流源IG=LK和IDS=LK，分別來描述SiC MOSFET的柵極氧化層泄漏電流和漏源極PN結(jié)的泄漏電流．

1.2 泄漏電路模型

1.2.1 柵極氧化層泄漏電流模型

對于SiC/SiO2結(jié)構(gòu)的泄漏電流，以往觀點(diǎn)認(rèn)為只有Fowler-Nordheim遂穿起決定作用[7， 13-14]．然而，隨著溫度升高，N溝道MOSFET氧化層中電子的遂穿加劇，因而表明還存在熱激勵(lì)的陷阱輔助遂穿形式的導(dǎo)通機(jī)制，而Poole-Frenkel (PF)發(fā)射模型可以很好地?cái)M合柵極氧化層泄漏電流(JG=LK)與FN電流(JFN)的差值[13-14]，即JG=LK=JFN+JPF．文中所使用的FN與PF電流模型及其參數(shù)[13-15]如下：

其中，msc=0.29me，mox=0.42me，φB= 2.68- 0.007(T- 300)，Eox= (VGS-Vfb)tox，φt= 1.2 eV，εox= 5.14．

1.2.2 PN結(jié)泄漏電流模型

大量的實(shí)驗(yàn)結(jié)果表明，工作在短路狀態(tài)下的SiC MOSFET，即使在柵極驅(qū)動(dòng)電壓消失后，器件的漏極存在著較為明顯的拖尾電流[4-6， 8]．眾所周知，MOSFET是多子器件，不存在像IGBT那樣的少子儲(chǔ)存效應(yīng)，因而正常關(guān)斷時(shí)是不會(huì)出現(xiàn)拖尾電流的．這一現(xiàn)象說明處于短路狀態(tài)下的MOSFET，在柵極驅(qū)動(dòng)電壓消失后，其結(jié)構(gòu)中的P阱區(qū)/N漂移區(qū)構(gòu)成的PN結(jié)存在著較高的泄漏電流．

一般地，半導(dǎo)體PN結(jié)的泄漏電流包括熱產(chǎn)生電流(Ith)、雪崩電流(Iav)和擴(kuò)散電流(Idiff)，文中所用到的3種電流模型及其參數(shù)如下[6]:

其中，NA=3.5×1017cm-3，ND=7.5×1015cm-3，τg= 2 ns，S= 0.124 cm2，αn= 4.6× 105exp(-1.78× 107E)，αp= (6.3× 106- 1.07× 104T) exp(-1.87× 107E)，Jn=IDSS，Jp=0，εSiC= 9.7× 8.854× 10-14F·cm-1，Dn= (kTq)μn，Dp= (kTq)μp，Ln= (Dnτn)1/2，Lp= (Dpτp)1/2，ni= (NVNC)1/2exp(-Egq(kT))．

1.3 反型層遷移率模型

圖1中的溝道電流ICH是基于Shichman-Hodges物理模型的標(biāo)準(zhǔn)長溝道器件模型，模型中的常數(shù)遷移率不足以描述SiC/SiO2界面陷阱對溝道自由電子的散射作用．一般地，溝道中的自由電子遭受4種散射，分別是體晶格散射、聲子散射、表面粗糙度散射和庫侖散射，4種散射所對應(yīng)的遷移率分別用μB、μAC、μSR和μC來表示，根據(jù)Mathiessen法則，SiC MOSFET溝道中自由電子的反型層遷移率μinv可表示為[16]

在上述表達(dá)式中，T代表器件工作溫度，Qinv為反型層電荷，Qtrap為界面陷阱電荷，E⊥為溝道有效電場，其余符號為常數(shù)或者經(jīng)驗(yàn)值[16]．

筆者用上述反型層遷移率μinv替換標(biāo)準(zhǔn)的長溝道器件模型中的常數(shù)遷移率，這樣，溝道電流ICH集成了SiC/SiO2的界面參數(shù)即界面陷阱電荷Qtrap．

2 結(jié)果與分析

目前，最有效的減小SiC/SiO2界面陷阱密度、提高SiC MOSFET遷移率的方法是一氧化氮(NO)氣氛下的高溫鈍化，能夠?qū)iC/SiO2界面陷阱密度減小兩個(gè)數(shù)量級．筆者選取文獻(xiàn)[17]在 1 175℃ 的NO氣氛下，分別經(jīng)過 120 min、15 min、0 min 這3個(gè)不同退火時(shí)間得到的SiC/SiO2界面陷阱(interface trap)密度在能級中的分布，并分別定義為trap0、trap1、trap2．而界面陷阱電荷Qtrap則是界面陷阱密度對能級的積分[16]．3個(gè)不同退火時(shí)間的Qtrap分別為 7.00× 1010cm-2、1.40× 1011cm-2和 2.57× 1011cm-2，并定義為Qtrap0、Qtrap1和Qtrap2．

2.1 柵極氧化層泄漏電流模型的驗(yàn)證

筆者首先對所采用的柵極氧化層的泄漏電流模型進(jìn)行了驗(yàn)證．圖2是在不同氧化層電場強(qiáng)度(Eox)和寬溫度范圍內(nèi)，模型的泄漏電流和文獻(xiàn)[13]實(shí)測數(shù)據(jù)的對比，圖中同時(shí)畫出了常規(guī)的、沒有柵極泄漏電流模型的仿真結(jié)果．由圖可見，文中所采用的模型能準(zhǔn)確反映出不同溫度下SiC MOSFET柵極氧化層的泄漏電流隨電場強(qiáng)度的變化，而傳統(tǒng)的模型因沒有集成柵極氧化層泄漏電流及溫度參數(shù)，則不能反映出這種變化．

基于所建立的模型，筆者討論了SiC MOSFET柵極氧化層在硬開關(guān)短路狀態(tài)下的退化．由于電子的隧穿作用，溝道中的電子往MOS器件氧化層中注入，并形成泄漏電流，在短路狀態(tài)下，這種注入變得更加強(qiáng)烈，因而器件特性的退化也變得更加明顯．MOSFET柵極氧化層的退化，一個(gè)重要的標(biāo)志是當(dāng)正常的驅(qū)動(dòng)脈沖加在柵極時(shí)，器件的柵極驅(qū)動(dòng)電壓(VGS)在脈沖的后期出現(xiàn)了下降[3， 5， 7]．圖3示出了直流母線電壓為 500 V 的短路狀態(tài)下SiC MOSFET柵極驅(qū)動(dòng)電壓的波形．圖3中的小插圖對比了3種界面陷阱分布對VGS退化的影響．由圖3可見，界面陷阱密度對SiC MOSFET的柵極氧化層的退化并沒有多大的影響，這是因?yàn)樵诙搪窢顟B(tài)下MOS器件內(nèi)部產(chǎn)生了大量的熱量，增加了電子往氧化層中注入的幾率，盡管界面陷阱能夠降低FN隧穿的勢壘高度，但是此時(shí)與溫度相關(guān)的PF熱發(fā)射在氧化層的電子注入機(jī)制中占據(jù)了主導(dǎo)作用[13-14]．

圖2 SiC/SiO2結(jié)構(gòu)JGLK-Eox特性實(shí)驗(yàn)與模型對比圖3 界面陷阱密度引起的FN勢壘降低對VGS的影響

2.2 PN結(jié)泄漏電流模型的驗(yàn)證

為了驗(yàn)證PN結(jié)泄漏電流模型的準(zhǔn)確性，筆者先將模型的仿真數(shù)據(jù)與文獻(xiàn)[8]的實(shí)驗(yàn)結(jié)果進(jìn)行對比，其中硬開關(guān)短路電路結(jié)構(gòu)和參數(shù)與該文獻(xiàn)的保持一致．圖4為短路狀態(tài)下SiC MOSFET漏源電流(IDS)和漏源電壓(VDS)實(shí)驗(yàn)數(shù)據(jù)和仿真的對比．可以看到，模型的仿真結(jié)果和文獻(xiàn)的實(shí)驗(yàn)數(shù)據(jù)取得較好的吻合度．

圖4 短路狀態(tài)下SiC MOSFET模型與實(shí)測VDS、IDS波形對比圖5 短路狀態(tài)下不同界面陷阱密度對應(yīng)的SiC MOS-FET短路電流IDS與器件溫度Tj

進(jìn)一步地，筆者對3種不同的SiC/SiO2界面陷阱密度所對應(yīng)的短路電流與器件結(jié)溫的動(dòng)態(tài)波形進(jìn)行了對比，結(jié)果如圖5所示．由圖5可見，在器件出現(xiàn)失效時(shí)，器件的結(jié)溫達(dá)到 1 000 K 左右，文獻(xiàn)[5-6]的實(shí)驗(yàn)結(jié)果也與此數(shù)據(jù)相近;同時(shí)，還可以看到，界面陷阱電荷Qtrap越高，器件出現(xiàn)失效的時(shí)間反而延長，也就是說，器件能夠承受短路電流應(yīng)力的能力反而增加．這是由于Qtrap越高，MOSFET反型層的電子數(shù)量越少，其通態(tài)電阻越高，因而在相同的直流母線電壓下短路電流應(yīng)力變小，器件失效的時(shí)間出現(xiàn)了延遲．

圖6 延緩失效的VDS、IDS波形對比

圖5所對應(yīng)的失效，本質(zhì)上是由于短路狀態(tài)下的電流密度大、器件溫升快所導(dǎo)致的熱損壞，此時(shí)驅(qū)動(dòng)電壓仍施加在柵極上，實(shí)際短路測試中，SiC MOSFET還會(huì)表現(xiàn)出前文所述的另外一種失效模式即延緩失效．這種失效是在柵極驅(qū)動(dòng)電壓消失后，由于器件內(nèi)部熱量沒有及時(shí)散發(fā)、溫度仍很高，MOSFET結(jié)構(gòu)中P阱區(qū)/N漂移區(qū)的PN結(jié)存在很高的泄漏電流，導(dǎo)致器件也出現(xiàn)了失效．圖6示出了SiC MOSFET“延緩失效”時(shí)的VDS、IDS與文獻(xiàn)[8]的對比，所對應(yīng)的柵極驅(qū)動(dòng)電壓也在圖中示出，3種界面電荷所對應(yīng)的器件在柵極驅(qū)動(dòng)電壓消失時(shí)刻的拖尾電流也以小插圖的形式在圖中示出．從圖6中可以看出，柵極驅(qū)動(dòng)電壓在t= 19.4 μs 消失后，器件的拖尾電流仍保持較高的水平，文獻(xiàn)[4-6]也驗(yàn)證了這一點(diǎn)．

表1 不同密度界面陷阱的SiC MOS的短路耐受能力

衡量功率半導(dǎo)體器件短路特性的兩個(gè)重要參數(shù)，一個(gè)是一次短路測試過程中不致器件失效的臨界能量(Ecr)，一個(gè)是短路耐受時(shí)間(tscwt)．這兩個(gè)參數(shù)的值越高，意味著器件能夠抵御短路電應(yīng)力的能力越強(qiáng)．表1列出了3種界面陷阱所對應(yīng)的Ecr和tscwt，可見隨著SiC/SiO2界面陷阱密度的增加，Ecr和tscwt均呈現(xiàn)上升的趨勢，表明器件抵御短路電應(yīng)力的能力增加，從而為短路故障保護(hù)裝置可靠動(dòng)作贏取更多時(shí)間，有利于功率變換系統(tǒng)安全運(yùn)行．

3 結(jié) 束 語

文中建立了包含SiC/SiO2界面陷阱效應(yīng)的SiC MOSFET的電路模型，引入了柵極氧化層的泄漏電流模型和PN結(jié)的泄漏電流模型．驗(yàn)證了所建立的SiC MOSFET模型的準(zhǔn)確性，評估了工作在短路狀態(tài)下的SiC MOSFET的性能退化或者失效機(jī)制．結(jié)果表明，在短路狀態(tài)下，高密度的界面陷阱能夠減緩SiC MOSFET的熱應(yīng)力，延長器件的短路故障耐受時(shí)間;短路引起的柵極驅(qū)動(dòng)脈沖的退化主要是電子的Poole-Frenkel (PF)發(fā)射引起的，而界面陷阱引起的FN遂穿勢壘的降低帶來的影響并不明顯．

[1] 湯曉燕, 張玉明, 張義門. 4H-SiC n-MOSFET新型反型層遷移率模型[J]. 西安電子科技大學(xué)學(xué)報(bào), 2011, 38(1): 42-46.

TANG Xiaoyan, ZHANG Yuming, ZHANG Yimen. New Inversion Channel Electron Mobility Model of the 4H-SiC n-MOSFET [J]. Journal of Xidian University, 2011, 38(1): 42-46.

[2] 韓茹, 楊銀堂. 6H-SiC NMOS與PMOS溫度特性分析[J]. 西安電子科技大學(xué)學(xué)報(bào), 2007, 34(1): 16-20.

HAN Ru, YANG Yintang. Analyses of the Temperature Properties of the 6H-SiC NMOS and PMOS[J]. Journal of Xidian University, 2007, 34(1): 16-20.

[3] KAMPITSIS G, PAPATHANASSIOU S, MANIAS S. Comparative Evaluation of the Short-circuit Withstand Capability of 1. 2 kV Silicon Carbide(SiC) Power Transistors in Real Life Applications[J]. Microelectronics Reliability, 2015, 55(12): 2640-2646.

[4] OTHMAN D, BERKANI M, LEFEBVRE S, et al. Comparison Study on Performances and Robustness between SiC MOSFET & JFET Devices-Abilities for Aeronautics Application[J]. Microelectronics Reliability, 2012, 52(9/10): 1859-1864.

[5] ROMANO G, FAYYAZ A, RICCIO M, et al. A Comprehensive Study of Short-circuit Ruggedness of Silicon Carbide Power MOSFETs[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2016, 4(3): 978-987.

[6] WANG Z, SHI X, TOLBERT L M, et al. Temperature-dependent Short-circuit Capability of Silicon Carbide Power MOSFETs[J]. IEEE Transactions on Power Electronics, 2016, 31(2): 1555-1566.

[7] NGUYEN T T, AHMED A, THANG T V, et al. Gate Oxide Reliability Issues of SiC MOSFETs under Short-circuit Operation[J]. IEEE Transactions on Power Electronics, 2015, 30(5): 2445-2455.

[8] CHEN C, LABROUSSE D, LEFEBVRE S, et al. Study of Short-circuit Robustness of SiC MOSFETs, Analysis of the Failure Modes and Comparison with BJTs[J]. Microelectronics Reliability, 2015, 55(9/10): 1708-1713.

[9] YOSHIOKA H, SENZAKI J, SHIMOZATO A, et al. Effects of Interface State Density on 4H-SiC n-channel Field-effect Mobility[J]. Applied Physics Letters, 2014, 104(8): 83516.

[10] WANG J, ZHAO T, LI J, et al. Characterization, Modeling, and Application of 10-kV SiC MOSFET[J]. IEEE Transactions on Electron Devices, 2008, 55(8): 1798-1806.

[11] SUN K, WU H, LU J, et al. Improved Modeling of Medium Voltage SiC MOSFET within Wide Temperature Range[J]. IEEE Transactions on Power Electronics, 2014, 29(5): 2229-2237.

[12] CHEN K, ZHAO Z, YUAN L, et al. The Impact of Nonlinear Junction Capacitance on Switching Transient and Its Modeling for SiC MOSFET[J]. IEEE Transactions on Electron Devices, 2015, 62(2): 333-338.

[13] SOMETANI M, OKAMOTO D, HARADA S, et al. Temperature-dependent Analysis of Conduction Mechanism of Leakage Current in Thermally Grown Oxide on 4H-SiC[J]. Journal of Applied Physics, 2015, 117(2): 024505.

[14] SAMANTA P, MANDAL K C. Leakage Current Conduction, Hole Injection, and Time-dependent Dielectric Breakdown of n-4H-SiC MOS Capacitors during Positive Bias Temperature Stress [J]. Journal of Applied Physics, 2017, 121(3): 034501.

[15] OUENNOUGHI Z, STRENGER C, BOUROUBA F, et al. Conduction Mechanisms in Thermal Nitride and Dry Gate Oxides Grown on 4H-SiC[J]. Microelectronics Reliability, 2013, 53(12): 1841-1847.

[17] ROZEN J, DHAR S, ZVANUT M E, et al. Density of Interface States, Electron Traps, and Hole Traps as a Function of the Nitrogen Density in SiO2on SiC[J]. Journal of Applied Physics, 2009, 105(12): 124506.