基于Multisim的計(jì)數(shù)、譯碼與顯示電路

汪明珠，毛德梅，李澤彬，朱雪梅

(皖西學(xué)院 皖創(chuàng)機(jī)器人創(chuàng)客實(shí)驗(yàn)室，安徽 六安 237012)

Multisim是美國(guó)國(guó)家儀器NI(National Instruments)有限公司推出的功能強(qiáng)大的虛擬仿真軟件，它可以廣泛地應(yīng)用于模擬電路、數(shù)字電路、電工電路、射頻電路等諸多領(lǐng)域[1]。集成計(jì)數(shù)器、譯碼器和數(shù)碼管顯示是電子技術(shù)實(shí)驗(yàn)中三個(gè)基本型實(shí)驗(yàn)項(xiàng)目，由于知識(shí)點(diǎn)相對(duì)零散，實(shí)驗(yàn)后知識(shí)掌握效果差。本文將三個(gè)基本型項(xiàng)目的內(nèi)容進(jìn)行整合，形成一個(gè)綜合型實(shí)驗(yàn)項(xiàng)目，通過(guò)Multisim仿真軟件進(jìn)行設(shè)計(jì)、仿真與測(cè)試，探究方案的可行性，虛擬仿真成功后，再進(jìn)行硬件實(shí)驗(yàn)，通過(guò)軟硬結(jié)合，提高綜合設(shè)計(jì)能力。

1 仿真主要器件

1.1 計(jì)數(shù)器

計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序邏輯部件，不但可實(shí)現(xiàn)計(jì)數(shù)、分頻，還可以實(shí)現(xiàn)運(yùn)算、定時(shí)、延時(shí)等控制功能。實(shí)驗(yàn)中采用74LS192十進(jìn)制可逆計(jì)數(shù)器，具有清除、保持、置數(shù)和加減計(jì)數(shù)等功能，74LS192的引腳排列如圖1所示。

引腳功能描述：(1)數(shù)據(jù)輸入端為 (A～D), 數(shù)據(jù)輸出端為(QA～QD);(2)異步清除端(CLR);(3)異步預(yù)置端(LOAD);(4)加計(jì)數(shù)/減計(jì)數(shù)脈沖輸入(UP/DOWN);(5)進(jìn)位輸出端借位輸出端 (CO/BO)。集成計(jì)數(shù)器74LS192有16個(gè)引腳，其工作狀態(tài)及功能如表1所示[2-4]。

1.2 譯碼器

常用的譯碼器電路有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器和顯示譯碼器。本實(shí)驗(yàn)項(xiàng)目采用BCD七段譯碼器74LS47，通過(guò)它的解碼，直接將數(shù)字轉(zhuǎn)換成數(shù)碼管的顯示數(shù)字，其引腳排列如圖2所示。

74LS47是輸出低電平有效的七段字形譯碼器，集電極開路輸出，使用時(shí)需要接上拉電阻，可用排阻R1代替，實(shí)驗(yàn)過(guò)程中需配合使用共陽(yáng)極數(shù)碼管，74LS47的真值表如表2所示，全面體現(xiàn)了74LS47與數(shù)碼管之間的關(guān)系。

2 仿真測(cè)試過(guò)程

2.1 譯碼與顯示電路設(shè)計(jì)與測(cè)試

從Multisim仿真軟件器件庫(kù)中選擇芯片74LS47D(U1)、共陽(yáng)級(jí)數(shù)碼管(U2)、撥動(dòng)開關(guān)DSWPK-4(J1)、電源(VCC)及地線(GND)，設(shè)計(jì)如圖3所示的譯碼器74LS47驅(qū)動(dòng)共陽(yáng)極數(shù)碼管電路，通過(guò)撥動(dòng)開關(guān)DSWPK-4(J1)的左偏或右偏來(lái)控制譯碼器輸入端D、C、B、A邏輯電平為“0”或“1”，從而使輸入的邏輯電平發(fā)生變化，同時(shí)觀察顯示器顯示的字符與輸入邏輯電平的對(duì)應(yīng)關(guān)系。說(shuō)明：在圖3所示電路中，DCBA的接邏輯電平為0011，數(shù)碼管動(dòng)態(tài)顯示十進(jìn)制數(shù)字“3”，測(cè)試結(jié)果與真值表2相吻合。

在設(shè)計(jì)與測(cè)試過(guò)程中，如果考慮到硬件實(shí)驗(yàn)箱上有共陰、共陽(yáng)兩種數(shù)碼管[5]，也可使用74LS48驅(qū)動(dòng)共陰極數(shù)碼管的圖4仿真電路結(jié)構(gòu)，由于譯碼驅(qū)動(dòng)器芯片74LS48內(nèi)部有升壓電阻，可直接與顯示器相連，故可省略排阻。在圖4狀態(tài)下，D、C、B、A的邏輯狀態(tài)分別為0101，故數(shù)碼管顯示數(shù)字“5”。

圖1 74LS192引腳排列圖

圖2 74LS47引腳排列圖

CLRLOADUPDOWNDCBAQDQCQBQA功能1×××××××0000異步清零00××d3d2d1d0d3d2d1d0異步置數(shù)010/10/1××××保持?jǐn)?shù)據(jù)保持01H××××加1計(jì)數(shù)加法計(jì)數(shù)01H××××減1計(jì)數(shù)減法計(jì)數(shù)

表2 74LS47功能表

圖3 譯碼器74LS47驅(qū)動(dòng)共陽(yáng)極數(shù)碼管

圖4 譯碼器74LS48驅(qū)動(dòng)共陰極數(shù)碼管

2.2 計(jì)數(shù)、譯碼與顯示電路綜合設(shè)計(jì)與測(cè)試

譯碼與顯示電路順利通過(guò)測(cè)試后，即可將計(jì)數(shù)器部分接入，設(shè)計(jì)如圖5所示的一位十進(jìn)制計(jì)數(shù)、譯碼與顯示電路[6-7]。VCC和GND分別模擬高低電平，通過(guò)J6、J5、J4、J3四個(gè)單刀雙擲開關(guān)控制計(jì)數(shù)器D、C、B、A四個(gè)并行數(shù)據(jù)輸入端邏輯電平的“0”或“1”，J7和J8控制計(jì)數(shù)器異步預(yù)置端(LOAD)與異步清除端(CLR)邏輯電平的“0”或“1”，J9和J10控制加計(jì)數(shù)/減計(jì)數(shù)脈沖輸入(UP/DOWN)接計(jì)數(shù)脈沖或接高電平。

圖5 一位十進(jìn)制計(jì)數(shù)、譯碼與顯示電路

在圖5狀態(tài)下，異步預(yù)置端(LOAD)接高電平，異步清除端(CLR)接低電平，且UP接計(jì)數(shù)脈沖(用方波信號(hào)代替)，DOWN接高電平，仿真結(jié)果顯示數(shù)碼管處于加計(jì)數(shù)狀態(tài)，從數(shù)字0加計(jì)數(shù)到數(shù)字9，再?gòu)?變?yōu)?，再遞增到9，循環(huán)往復(fù)，與74LS192功能表1相符。借助Multisim軟件提供的邏輯分析儀(XLA1)、字信號(hào)發(fā)生器(XWG1)和數(shù)碼管顯示器(DCD_HEX)等器件，可設(shè)計(jì)構(gòu)建如圖6所示的74LS192時(shí)序分析電路[8-10]，通過(guò)時(shí)序圖8分析時(shí)序邏輯電路的工作過(guò)程及原理。

圖6 74LS192時(shí)序分析電路

在時(shí)序分析電路圖6中，當(dāng)滿足LOAD=CLR=0，即同處于低電平條件下，功能為異步置數(shù)，我們從圖7字信號(hào)發(fā)生器設(shè)置界面的最下端可以清楚地看出，此時(shí)DCBA的邏輯狀態(tài)為1001，故DCD_HEX顯示為數(shù)字“9”。對(duì)于時(shí)序圖8，輸入與輸出狀態(tài)相同，與功能表1完全吻合。同樣，在滿足不同的條件之下，通過(guò)數(shù)碼管的動(dòng)態(tài)顯示，可測(cè)試其清零、加減計(jì)數(shù)等控制功能。

圖7 字信號(hào)發(fā)生器設(shè)置界面

在一位十進(jìn)制計(jì)數(shù)、譯碼與顯示電路的成功基礎(chǔ)之上，為增加實(shí)驗(yàn)難度，提高綜合設(shè)計(jì)能力，我們可將兩片74LS192進(jìn)行級(jí)聯(lián)，設(shè)計(jì)實(shí)現(xiàn)如圖9所示的兩位十進(jìn)制計(jì)數(shù)、譯碼與顯示電路。

圖9 二位十進(jìn)制計(jì)數(shù)、譯碼與顯示電路

圖8 74LS192時(shí)序分析結(jié)果

在仿真實(shí)驗(yàn)后，再利用實(shí)驗(yàn)箱、芯片、數(shù)碼管等器件搭建硬件電路，測(cè)試硬件電路功能是否與軟件設(shè)計(jì)相符，通過(guò)對(duì)硬件電路的功能進(jìn)行測(cè)試，可完全達(dá)到設(shè)計(jì)要求，但虛擬實(shí)驗(yàn)不等同于實(shí)物實(shí)驗(yàn)，在虛擬仿真與實(shí)物實(shí)驗(yàn)的過(guò)程中要注意以下幾點(diǎn)：

1)虛擬仿真中所使用的芯片74LS47、74LS48、74LS192是從Multisim的74LS(邏輯庫(kù))中調(diào)取，VCC和GND引腳是隱藏的，在軟件仿真中，集成電路的電源引腳和電源自動(dòng)接通，但在硬件實(shí)驗(yàn)中，芯片的VCC和GND兩個(gè)引腳必須分別接+5 V和地線GND，否則無(wú)法實(shí)現(xiàn)其邏輯功能。

2)從實(shí)驗(yàn)箱的“邏輯電平輸出”選6個(gè)端口作為D、C、B、A、Load、CLR等6個(gè)變量的控制端，通過(guò)邏輯電平開關(guān)的偏置，靈活方便地控制各個(gè)變量的邏輯“0”和邏輯“1”。

3)在虛擬仿真及硬件實(shí)驗(yàn)時(shí)，計(jì)數(shù)脈沖信號(hào)可用方波信號(hào)來(lái)代替，在硬件實(shí)驗(yàn)中，采用VPP=5 V，f=1～5 Hz的方波信號(hào)效果較佳。

3 結(jié)語(yǔ)

筆者通過(guò)功能強(qiáng)大的虛擬仿真軟件Multisim，設(shè)計(jì)研究了計(jì)數(shù)、譯碼與顯示電路，在虛擬仿真中，可靈活地改變電路結(jié)構(gòu)、元器件及參數(shù)設(shè)置，無(wú)限制地調(diào)用器件，分析實(shí)驗(yàn)原理、觀察實(shí)驗(yàn)現(xiàn)象與結(jié)果，并且將虛擬仿真與實(shí)物實(shí)驗(yàn)相結(jié)合，通過(guò)軟硬件方面的設(shè)計(jì)與調(diào)試，有助于提高綜合小系統(tǒng)的設(shè)計(jì)能力。

參考文獻(xiàn)：

[1]陳志貴.Multisim7在數(shù)字電路教學(xué)中的應(yīng)用[J].電子技術(shù)，2007(4)：45-48.

[2]吳勇靈，朱增輝，楊潔，等.基于74LS192千進(jìn)制可逆計(jì)數(shù)器的設(shè)計(jì)與研究[J].制造業(yè)自動(dòng)化，2012，34(20)：111-113.

[3]黃山.N進(jìn)制計(jì)數(shù)、譯碼和顯示電路實(shí)驗(yàn)教學(xué)改革[J].安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2013(1)：33-35.

[4]喬琳君.基于74LS160的N進(jìn)制計(jì)數(shù)器仿真設(shè)計(jì)[J].電子設(shè)計(jì)工程，2013，21(24)：191-193.

[5]王瑞峰，朱彪.計(jì)數(shù)譯碼顯示電路常見故障診斷與排除[J].內(nèi)蒙古科技與經(jīng)濟(jì)，2013(1)：89-90.

[6]陳玲.基于Multisim仿真軟件在《數(shù)字電子技術(shù)》教學(xué)中的應(yīng)用[J].信息記錄材料，2016，17(5)：130-133.

[7]任駿原.74LS161異步置零法構(gòu)成任意進(jìn)制計(jì)數(shù)器的Multisim仿真[J].電子設(shè)計(jì)工程，2011，19(14)：135-137.

[8]王靜.用74LS290構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法[J].赤峰學(xué)院學(xué)報(bào)(自然版)，2012(1)：47-48.

[9]馬敬敏.集成計(jì)數(shù)器74LS161的Multisim仿真[J].現(xiàn)代電子技術(shù)，2011，34(3)：166-167.

[10]丁業(yè)兵，方國(guó)濤，張文，等.基于Multisim的計(jì)數(shù)器設(shè)計(jì)仿真[J].電子設(shè)計(jì)工程，2013，21(13)：147-149.