一種多功能接口電路板設(shè)計及EMI仿真

白陶艷，詹浩然，劉召慶，霍麗燁，李瓊，王樂

（西安應(yīng)用光學(xué)研究所陜西西安710065）

本文設(shè)計的多功能接口電路板主要功能是對上位機(jī)以及傳感器、伺服系統(tǒng)、旋轉(zhuǎn)變壓器各接口進(jìn)行管理控制，完成對上位機(jī)下發(fā)的指令進(jìn)行解碼及分發(fā)，同時回送傳感器及伺服系統(tǒng)狀態(tài)，并對旋轉(zhuǎn)編碼器進(jìn)行解算，解算出轉(zhuǎn)臺的角度測量值。

光電轉(zhuǎn)塔中傳感器、電路板的集中設(shè)計勢必會帶來電磁兼容問題。為了保證系統(tǒng)在復(fù)雜電磁環(huán)境下的電磁兼容性，需從電磁輻射源頭，電路板的信號完整性、電源完整性等方面入手，從而來降低系統(tǒng)的電磁輻射[1-2]。仿真是電路板設(shè)計之初必不可少的手段，通過EMIStream仿真軟件對該板的電磁輻射問題進(jìn)行仿真分析，進(jìn)一步優(yōu)化設(shè)計，從而高效率、高質(zhì)量地完成系統(tǒng)設(shè)計。

1 系統(tǒng)組成

多功能接口電路板按主要功能可劃分為3部分：串口通信模塊、軸角解算模塊、板級BIT模塊。系統(tǒng)組成框圖如圖1所示，串口通信模塊與系統(tǒng)的接口為4路RS422接口，軸角解算模塊與系統(tǒng)的接口為模擬信號接口，板級BIT模塊接口是LED燈和數(shù)碼管接口。

圖1 系統(tǒng)組成框圖

1.1 串口通信模塊

多功能接口電路板的串口通信模塊主要負(fù)責(zé)接收上位機(jī)發(fā)送的控制指令，解析后將控制指令分發(fā)給傳感器、伺服控制系統(tǒng)，并完成傳感器的上電、通信控制、伺服模式控制和系統(tǒng)自檢信息采集，同時要接收傳感器和伺服系統(tǒng)的狀態(tài)信息并回送至上位機(jī)。各接口均采用RS422異步串口通信總線，采用差分傳輸方式，具有很強(qiáng)的信號抗干擾性。

1.2 軸角解算模塊

在光電轉(zhuǎn)臺中，軸角解算系統(tǒng)由雙速旋轉(zhuǎn)變壓器，激磁電源，軸角解算模塊構(gòu)成，如圖2所示。

圖2 軸角解算系統(tǒng)組成

雙速旋轉(zhuǎn)變壓器是一種電磁感應(yīng)式傳感器，由不同極對數(shù)的定子和轉(zhuǎn)子構(gòu)成，在激磁電源提供的勵磁電壓作用下，轉(zhuǎn)子繞組作為變壓器的副邊通過電磁耦合輸出包含角度位移信息的正余弦模擬電壓信號[3]。旋轉(zhuǎn)變壓器作為光電伺服控制系統(tǒng)閉環(huán)反饋位置角度碼值主要器件在機(jī)載，艦載和陸用平臺應(yīng)用廣泛[4]。

多功能接口板中的軸角解算模塊接收旋轉(zhuǎn)變壓器輸出的模擬電壓信號以及激磁電源輸出的400HZ的參考電壓后經(jīng)粗精組合和硬件實現(xiàn)輸出與TTL電平兼容的并行二進(jìn)制數(shù)字量，從而完成對光電轉(zhuǎn)臺角度的解算。

1.3 板級BIT模塊

BIT（Build In Test）機(jī)內(nèi)測試，是指系統(tǒng)內(nèi)部提供的檢測診斷或隔離故障的自動測試能力，它能有效地改善系統(tǒng)的測試性和診斷能力，可降低設(shè)備的平均修復(fù)時間，對武器裝備的維護(hù)維修來說，能迅速定位故障[5-6]。BIT設(shè)計對當(dāng)前武器裝備可靠性、穩(wěn)定性和可維護(hù)性設(shè)計意義重大，直接影響設(shè)備的實際使用[7-8]。

在多接口控制板設(shè)計中，板級的BIT功能是對系統(tǒng)中關(guān)鍵器件狀態(tài)監(jiān)測，對故障現(xiàn)象進(jìn)行定位。通過BIT功能設(shè)計，調(diào)試人員可提高工作效率，外場維護(hù)人員能快速定位故障。在BIT模塊中，首先對電路板故障類別進(jìn)行分類：底層故障、接口故障。例如、在底層故障中，供電電源部分是否穩(wěn)定可用LED指示燈顯示；硬件主架構(gòu)芯片中MCU電路用過自檢燈進(jìn)行顯示，CPLD部分通過自檢波形顯示于指示燈來完成。對于接口故障，實現(xiàn)方法是由MCU對接口故障進(jìn)行編碼，例如定義int Bit_info=0x0000代表無故障出現(xiàn)，該編碼顯示于數(shù)碼管中，當(dāng)Bit_info=0x0001時代表與上位機(jī)發(fā)送故障，Bit_info=0x0003代表與上位機(jī)發(fā)送、接收故障、以此類推。

2 硬件設(shè)計

2.1 主控制器

在本文中、主處理器采用型號為STC89C58RD+的單片機(jī)，該芯片為宏晶電子生產(chǎn)的以8051為內(nèi)核的芯片，內(nèi)部含F(xiàn)lash E2prom存儲器，芯片內(nèi)部程序存儲空間的大小為32KB。根據(jù)本設(shè)計需要，本文將STC89C58RD+的P0口作為與CPLD和通信接口模塊的地址和數(shù)據(jù)復(fù)用端口，通過該端口接收上位機(jī)的數(shù)據(jù)指令。系統(tǒng)軟件采用單片機(jī)C語言設(shè)計[9]。

2.2 CPLD電路

在本電路設(shè)計中采用了Altera公司的EPM7192SQI160，在CPLD模塊中以硬件描述語言VHDL[10]為平臺所完成的主要功能為：1）軸角采集電路接口擴(kuò)展：方位向、俯仰向軸角模塊輸出兩路16位二進(jìn)制數(shù)字信號先接入CPLD，CPLD再根據(jù)MCU發(fā)送的采集信號周期性采集軸角數(shù)據(jù)，并以8位數(shù)據(jù)格式存儲為方位高8位、方位低8位、俯仰高8位、俯仰低8位；2）與MCU及通信電路接口控制：在單片機(jī)和通信電路中共同復(fù)用單片機(jī)的P0口做為地址數(shù)據(jù)復(fù)用端口，其執(zhí)行的功能是對單片機(jī)給出P0口為地址碼時，CPLD對地址碼進(jìn)行譯碼，然后選通對應(yīng)于CPLD內(nèi)部的數(shù)據(jù)以及串口擴(kuò)展芯片的片選信號，對各個通道的寄存器進(jìn)行修改。3）數(shù)碼管掃描電路：輸入為兩位的撥碼開關(guān)，輸出為4段數(shù)碼管。對撥碼開關(guān)的不同狀態(tài)，數(shù)碼管分別顯示方位軸角數(shù)據(jù)、俯仰軸角數(shù)據(jù)、板級BIT接口故障代碼。

2.3 通信電路

在本文中，通信電路使用四通道異步收發(fā)器ST16C554D對單片機(jī)的并行口進(jìn)行擴(kuò)展為4個串口，能對各個串口進(jìn)行波特率、字長和奇偶校驗配置。在實際應(yīng)用配置中，四路串口分別對應(yīng)于三路傳感器和伺服系統(tǒng)。

STC89C58RD+單片機(jī)的P0口與STC16C554D的數(shù)據(jù)口連在一起，同時還連接在CPLD上。由于P0口是數(shù)據(jù)地址復(fù)用線，16C554的地址線是連接在CPLD上，片選信號也是連接在CPLD上，單片機(jī)只需對P0口進(jìn)行讀寫操作，CPLD對不同地址進(jìn)行解碼后就能對16C554的地址線和片選線進(jìn)行操作，從而完成芯片通道設(shè)置和數(shù)據(jù)選擇串口。接口芯片采用MAX490芯片，配置成RS422標(biāo)準(zhǔn)傳輸，實現(xiàn)全雙工傳輸通信協(xié)議標(biāo)準(zhǔn)，硬件通信電路原理圖如圖3所示。

圖3 通信電路原理圖

3 EMI仿真分析

3.1 仿真軟件設(shè)計流程

本文使用EMIStream工具對接口板EMI問題進(jìn)行仿真。EMIStream是由日本NEC公司設(shè)計開發(fā)的應(yīng)用軟件[11]。初始階段，EMIStream可檢查由回路路徑所造成EMI問題、由信號所造成EMI問題、由電源所造成的EMI問題，通過對13條EMI問題檢查規(guī)則，根據(jù)仿真結(jié)果及經(jīng)驗理論規(guī)則有針對性地對PCB板進(jìn)行優(yōu)化完善后，然后再對其進(jìn)行EMI檢測和仿真分析，直到設(shè)計出滿足電磁兼容規(guī)范的PCB板[12-13]。

3.2 EMI仿真分析

將PCB文件轉(zhuǎn)化為EMIStream識別的.dsn文件的并將其導(dǎo)入，并對PCB板的網(wǎng)絡(luò)屬性（Net Property）和元件屬性（Component Property）進(jìn)行設(shè)置，然后進(jìn)行EMI仿真[14-15]，仿真結(jié)果如圖4所示。

圖4 EMI仿真結(jié)果圖

通過左側(cè)的EMI仿真結(jié)果對話框，我們可以看到有參考平面改變、電磁輻射、SG模式的過孔、濾波器的仿真提示，根據(jù)最后括號內(nèi)EMI的嚴(yán)重點數(shù)判斷，（1P表示輻射很小，99P表示輻射嚴(yán)重。），通過仿真結(jié)果可對電路板的EMI進(jìn)行優(yōu)化設(shè)計。

打開對話框中EMI輻射的超標(biāo)頻譜圖，對應(yīng)仿真圖中紅色部分的網(wǎng)絡(luò)，如圖5所示，可以看出該網(wǎng)絡(luò)的頻率為390 MHz，輻射值為35.15 dB，大于設(shè)置的最大值35 dB。由于該網(wǎng)絡(luò)為時鐘線，較容易產(chǎn)生輻射，且在布板時有過孔將該網(wǎng)絡(luò)分開，所有會有較高的輻射。

在布線軟件中對該網(wǎng)絡(luò)重新布線，重新設(shè)置該NET回路，取消該網(wǎng)路的過孔，并縮短布線長度，從新導(dǎo)入仿真后輻射得到了很好的改善優(yōu)化，仿真結(jié)果如圖6所示。

圖5 390 MHz的頻譜圖

圖6 優(yōu)化電路布線后的仿真結(jié)果圖

3.3 電源層和地層諧振仿真分析

諧振屬于電源完整性的問題，為得到整板諧振情況，在完成PCB布局、電源及地層布局布線后，需對該電路板進(jìn)行PCB有效性檢查。

將接口板導(dǎo)入EMIStream軟件，通過設(shè)置制板參數(shù)，選擇對象平面VCC，設(shè)定基準(zhǔn)平面GND，指定激發(fā)諧振的激勵源位置，選擇掃頻范圍等步驟后，開始對接口板的電源層和地層進(jìn)行諧振仿真，仿真結(jié)果及頻率特性如圖7所示。

圖7 諧振仿真及頻率特性圖

從頻率特性圖可以看出，在500 MHz和710 MHz時的峰值超過了預(yù)設(shè)的-10 dB，表明該兩個頻段處振幅/諧振最大。

電源完整性諧振問題主要通過兩個途徑解決，一是安裝合適的去耦電容，二是優(yōu)化PCB的疊層設(shè)計及布局布線。在高速PCB電路板工作速率低于400 MHz時，通過合理的選用去耦電容，有助于減小電源完整性問題；系統(tǒng)速率更高時，去耦電容作用減小?？梢酝ㄟ^優(yōu)化PCB層間距設(shè)計及布局布線同樣可以解決電源完整性問題[16-17]。

文中通過改變疊層的間距，通過仿真證明該方法的有效性。通過改變疊層的厚度，減小Plane的厚度（銅厚）后重新進(jìn)行仿真，仿真結(jié)果及頻譜特性如圖8所示，可以從頻譜特性圖看出超過-10 dB的電壓等級已經(jīng)沒有了，表明優(yōu)化措施有效。

4 結(jié)束語

文中提出了一種多功能接口板設(shè)計，實現(xiàn)了接口板與其它用戶的數(shù)據(jù)交換，具有較強(qiáng)的通用性，并通過EMIStream軟件完成了EMI仿真，分析了接口板的EMI輻射，并根據(jù)仿真結(jié)果對電路板做了優(yōu)化設(shè)計，減小了電路板的電磁干擾問題，提升了產(chǎn)品的電磁兼容性。

圖8 優(yōu)化后的諧振仿真及頻率特性圖

參考文獻(xiàn)：

[1]田廣錕，范如東.高速電路PCB設(shè)計與EMC技術(shù)分析[M].北京：電子工業(yè)出版社，2011.

[2]Eric Bogatin，李玉山等譯，信號完整性分析[M].北京：電子工業(yè)出版社，2005.

[3]姜博，梁雁冰，王晨.基于FPGA的雙通道旋轉(zhuǎn)變壓器測角系統(tǒng)[J].現(xiàn)代電子技術(shù)，2010（15）：141-143.

[4]周俊鵬，李焱，年輪，等.艦載光電伺服設(shè)備的設(shè)計[J].電光與控制，2015，22（12）：88-92.

[5]謝永成，董今朝，李光升，等.機(jī)內(nèi)測試技術(shù)綜述[J].計算機(jī)測量與控制，2013（21）：550-553.

[6]王香，汪遠(yuǎn)銀，徐忠錦.機(jī)載電子設(shè)備BIT技術(shù)研究[J].國外電子測量技術(shù)，2014，33（8）：57-60.

[7]雷凌毅，張毅，魏正兵，等.某型車載炮電氣檢測系統(tǒng)[J].兵工自動化，2015，34（9）：66-68.

[8]李保來，吳登勇，孫超.基于機(jī)載計算機(jī)的BIT測試優(yōu)化設(shè)計[J].工業(yè)控制計算機(jī)，2016，29（4）：33-34.

[9]王為青，邱文勛.5l單片機(jī)應(yīng)用開發(fā)案例精選[M].北京：人民郵電出版社，2007.

[10]廖超平.EDA技術(shù)與VHDL實用教程[M].北京：高等教育出版社，2013.

[11]許凱華，董淑云.基于S3C2440嵌入式系統(tǒng)主板的磁兼容性設(shè)計[J].現(xiàn)代電子技術(shù)，2010（20）:31.

[12]白同云，呂曉德.電磁兼容設(shè)計[M].北京：北京郵電大學(xué)出版，2001.

[13]姜攀.板級信號完整性、電源完整性和電磁干擾研究[D].呼和浩特：內(nèi)蒙古大學(xué)，2015.

[14]何茹.數(shù)字圖像處理開發(fā)板EMI的仿真與分析[D].呼和浩特：內(nèi)蒙古大學(xué)，2015.

[15]鐘秉飛.核級FPGA卡件板級建模與仿真技術(shù)研究[D].上海：上海交通大學(xué)，2013.

[16]孟晶，俞能杰.高速PCB板諧振仿真與分析[J].現(xiàn)代電子技術(shù)，2014，37（10）:144-145.

[17]白同云，高速PCB電源完整性研究[J].中國電子科學(xué)研究院學(xué)報，2006（1）:22-26.