基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)探討

楊杰　薛璐

摘要：近年來，基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)問題得到了業(yè)內(nèi)的廣泛關(guān)注，研究其相關(guān)課題有著重要意義。本文首先對(duì)相關(guān)內(nèi)容做了概述，分析了基于FPGA嵌入式IP的SOPC系統(tǒng)，并結(jié)合相關(guān)實(shí)踐經(jīng)驗(yàn)，分別從多個(gè)角度與方面就基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)展開了研究，闡述了個(gè)人對(duì)此的幾點(diǎn)看法與認(rèn)識(shí)，望有助于相關(guān)工作的實(shí)踐。

關(guān)鍵詞：FPGA；集成電路；測試系統(tǒng)；設(shè)計(jì)

1前言

作為一項(xiàng)實(shí)際要求較高的實(shí)踐性工作，基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)的特殊性不言而喻。該項(xiàng)課題的研究，將會(huì)更好地提升對(duì)FPGA的分析與掌控力度，從而通過合理化的措施與途徑，進(jìn)一步優(yōu)化該項(xiàng)工作的最終整體效果。

2基于FPGA嵌入式IP的SOPC系統(tǒng)

基于FPGA的嵌入式IP硬核SOPC系統(tǒng)是在FPGA中預(yù)先植入NIOS處理器。為了更好的通用性，必須將常規(guī)的嵌入式處理器集成諸多通用和專用的接口，但這樣又不得不增加芯片的成本和功耗。但如果將ARM或者其他處理器核以IP硬核的方式植入FPGA中，利用FPGA的可編程邏輯資源和可擦除性，按照系統(tǒng)功能需求來添加接口功能模塊，如USB模塊和RS232模塊，既能實(shí)現(xiàn)目標(biāo)系統(tǒng)功能，又能實(shí)現(xiàn)系統(tǒng)的低成本和低功耗。這樣使得FPGA靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有機(jī)地結(jié)合在一起，更有效地實(shí)現(xiàn)SOPC系統(tǒng)。

3基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)探討

功能測試也稱為合格—不合格測試，它決定了生產(chǎn)出來的元件是否能正常工作。一個(gè)典型的測試過程如下：將預(yù)先定義的測試模板加載到測試設(shè)備中，它給被測元件提供激勵(lì)和收集相應(yīng)的響應(yīng)；需要一個(gè)探針板或測試板將測試設(shè)備的輸入、輸出與管芯或封裝后芯片的相應(yīng)管腳連接起來。測試模板指的是施加的波形、電壓電平、時(shí)鐘頻率和預(yù)期響應(yīng)在測試程序中的定義。[1]

3.1測試系統(tǒng)設(shè)計(jì)

該測試系統(tǒng)由下位機(jī)硬件電路和上位機(jī)測試軟件兩大部分構(gòu)成。系統(tǒng)采用功能模塊化設(shè)計(jì)，控制靈活，操作簡單，而且采用ROM存儲(chǔ)測試向量表庫，方便以后的芯片型號(hào)添加和擴(kuò)展，有很好的實(shí)際應(yīng)用性。

3.2硬件設(shè)計(jì)

控制器模塊選用Altera的FPGA芯片EP3C16Q240C8N，配置芯片選用EPCS4。控制器由使用VerilogHDL硬件語言實(shí)現(xiàn)了包括串口接收模塊、數(shù)據(jù)轉(zhuǎn)換與測試保護(hù)模塊和串口發(fā)送模塊三個(gè)部分的功能設(shè)計(jì)。串口接收模塊完成與串口芯片MAX3232進(jìn)行通信，接收由上位機(jī)發(fā)送來的測試指令；數(shù)據(jù)轉(zhuǎn)換與測試保護(hù)模塊產(chǎn)生實(shí)現(xiàn)一個(gè)類似于D觸發(fā)器的保護(hù)器，對(duì)測試端的被測芯片輸出腳進(jìn)行雙保護(hù)，保證其在測試后的回測值不受初值影響；串口發(fā)送模塊將測試后得到的數(shù)據(jù)組合為一個(gè)回測寄存器，并按照串口通信協(xié)議將回測數(shù)據(jù)發(fā)送回上位機(jī)。[2]

3.3系統(tǒng)測試驗(yàn)證

3.3.1常規(guī)測試

以芯片74LS08為例，測試流程如下：

（1）使用MicrosoftOfficeAccess2003軟件建立測試數(shù)據(jù)庫，并在數(shù)據(jù)庫中建立幾款不同被測芯片的測試數(shù)據(jù)。

（2）在芯片型號(hào)檢索對(duì)話框中輸入“74LS08”型號(hào)后，點(diǎn)擊“確定”按鈕即可完成芯片檢索的流程。[3]

（3）自動(dòng)測試模式下，系統(tǒng)將調(diào)用數(shù)據(jù)庫中被測芯片的完整測試數(shù)據(jù)，并且完成整個(gè)測試集的循環(huán)測試。

3.3.2故障測試

此時(shí)，如果被測芯片依然為74LS08芯片，而從上位機(jī)的數(shù)據(jù)庫中重新調(diào)入74LS08芯片的測試信息進(jìn)行測試，其測試結(jié)果則顯示為“該芯片功能測試全部通過”。由此可以驗(yàn)證，測試系統(tǒng)對(duì)芯片功能故障的判斷十分準(zhǔn)確，并且測試系統(tǒng)可以準(zhǔn)確的識(shí)別存在故障的測試矢量位置，以便于用戶進(jìn)行進(jìn)一步的分析。

4 Coho加速設(shè)計(jì)

4.1Coho的系統(tǒng)結(jié)構(gòu)

Coho有兩個(gè)主要組件：一個(gè)使用Matlab編寫，另一個(gè)使用Java編寫。

Matlab組件提供了用戶操作界面，由于需要驗(yàn)證的系統(tǒng)模型被寫成了Matlab的數(shù)據(jù)格式，用戶通過輸入一系列Matlab函數(shù)來操作Coho。這些函數(shù)包括建立模型、定義多面體和計(jì)算可達(dá)區(qū)域。系統(tǒng)模型構(gòu)建與可達(dá)空間模型構(gòu)造也是在Matlab中完成。Java組件的主要功能是計(jì)算投影多邊形和線性規(guī)劃求解。Java組件和Matlab組件通過一個(gè)C程序作為管道進(jìn)行通信。[4]

4.2Mode模塊

Matlab組件中的Mode模塊至關(guān)重要，在Coho中被頻繁調(diào)用。Coho在Mode模塊消耗的時(shí)間占整個(gè)軟件運(yùn)行時(shí)間的40%～45%。Mode模塊的功能是實(shí)現(xiàn)可達(dá)性計(jì)算，根據(jù)每兩個(gè)相鄰離散時(shí)間段的多面體是否相交，推斷其是否可達(dá)，進(jìn)而生成軌跡。計(jì)算多面體是否相交，即判斷一個(gè)多面體的頂點(diǎn)中是否至少有一個(gè)在另一個(gè)多面體內(nèi)，其運(yùn)行速度很大程度上影響整個(gè)軟件的性能。[5]

5結(jié)束語

綜上所述，加強(qiáng)對(duì)基于FPGA的集成電路測試系統(tǒng)設(shè)計(jì)問題的研究分析，對(duì)于其良好設(shè)計(jì)效果的取得有著十分重要的意義，因此在今后的集成電路測試系統(tǒng)設(shè)計(jì)過程中，應(yīng)該加強(qiáng)對(duì)其關(guān)鍵環(huán)節(jié)與重點(diǎn)要素的重視程度，并注重其具體實(shí)施措施與方法的科學(xué)性。

參考文獻(xiàn)：

[1]聶禮通. 射頻鎖相環(huán)中鑒頻鑒相器和電荷泵的設(shè)計(jì)[D].東南大學(xué)，2016.

[2]汪偉江. 低電壓低功耗鑒頻鑒相器與電荷泵的設(shè)計(jì)[D].東南大學(xué)，2016.

[3]羅和平.數(shù)字IC自動(dòng)測試設(shè)備關(guān)鍵技術(shù)研究[D].成都：電子科技大學(xué).2017（11）：60-62.

[4]魏少軍.2015年中國集成電路設(shè)計(jì)業(yè)的發(fā)展情況[J].集成電路應(yīng)用，2016，01：8-13.

[5]魏少軍.2017年中國集成電路產(chǎn)業(yè)現(xiàn)狀分析[J].集成電路應(yīng)用，2017，04：6-11.

[6]陳國平，夏鯤，王楠.模擬集成電路設(shè)計(jì)教學(xué)方法探討[J].中國教育技術(shù)裝備，2013，30：95-96.

[7]藺智挺，彭春雨，朱家俊.模擬集成電路設(shè)計(jì)實(shí)訓(xùn)[J].實(shí)驗(yàn)室研究與探索，2015，02：214-217.

[8]廖午陽.模擬集成電路設(shè)計(jì)教學(xué)探討——實(shí)例項(xiàng)目方法總述[J].科技視界，2015，25：155.

[9]張翼，張瑛，成建兵，等.從設(shè)計(jì)角度教授“模擬集成電路分析與設(shè)計(jì)”課程[J].大眾科技，2017，08：115-117.

[10]成建兵.《模擬集成電路分析與設(shè)計(jì)》雙語教學(xué)的實(shí)踐和研究[J].中國科技信息，2011，22：183-190.

[11]王添淼，張?jiān)?慕課教學(xué)中教師角色轉(zhuǎn)換的敘事研究[J].課程·教材·教法，2017，03：110-115.

[12]張鴻.淺談集成電路設(shè)計(jì)競賽對(duì)《模擬集成電路設(shè)計(jì)》課程教學(xué)的促進(jìn)作用[J].電子世界，2015，23：59-60+62.

[13]劉建鵬.集成電路的電磁兼容測量標(biāo)準(zhǔn)及需求分析[J].信息技術(shù)與標(biāo)準(zhǔn)化，2008，07（07）：63-67.

[14] 申明星，張凱，金振強(qiáng).數(shù)字集成電路設(shè)計(jì)方法的論述[J].通訊世界，2016，04：197-198.