HD-SDI數(shù)字視頻信號處理及傳輸?shù)腇PGA設(shè)計與實現(xiàn)

倪奇志 孫運

摘要

高清晰數(shù)字電視功能實現(xiàn)的核心在于信號采集，HD-SDI具有數(shù)據(jù)分析、基準碼定時、行號數(shù)據(jù)效驗等功能，基于數(shù)字視頻識別模塊的構(gòu)建，實現(xiàn)信號的處理以及傳輸，F(xiàn)PGA可穩(wěn)定傳輸信號，傳輸效果也具備可靠性。本文基于HD-SDI在數(shù)字視頻信號處理、傳輸中的應(yīng)用，闡述了FPGA的設(shè)計內(nèi)容以及應(yīng)用方法，具有重要價值。

【關(guān)鍵詞】數(shù)字視頻信號 信號處理 信號傳輸FPGA設(shè)計

高清晰數(shù)字電視深受消費者喜愛，數(shù)字視頻信號輸出通道以非線性的方式為主，并將其與信號位數(shù)字接口對接。HD-SDI具備數(shù)字信號采集功能，可對數(shù)字信號進行串并轉(zhuǎn)換，具有穩(wěn)定性。HD-SDI在數(shù)字信號非線性處理上具有適應(yīng)性原則，基于視頻信號處理以及傳輸，在技術(shù)上已經(jīng)逐漸成熟，以下是數(shù)字信號處理FPGA設(shè)計內(nèi)容。1HD-SDI概述

HD-SDI處于均衡的電路模型之中，其中包括并聯(lián)電路、串聯(lián)電路、輸出電路等，配置器件為MAX7128S。此外，HD-SDI具備兩個視頻通道，三個視頻輸出通道，通過DVI接口設(shè)計、電纜連接方式，對信號進行輸出。數(shù)字視頻清晰度像素值需保持在1920x1080之間，而色差信號在960x1080之間。按照順序?qū)α炼?、?shù)字場進行掃描，通過逐行數(shù)據(jù)掃描提取的方式，對數(shù)據(jù)序列進行效驗，在接收端對數(shù)據(jù)進行運算。

2 HD-SDI數(shù)字視頻信號FPGA設(shè)計

2.1視頻數(shù)據(jù)提取處理

視頻信號傳輸并非全部為有效數(shù)據(jù)，數(shù)據(jù)處理是將HD-SDI信號中的有效初數(shù)據(jù)提取。某項目設(shè)計，以隔行掃描的方式，對視頻信號數(shù)據(jù)進程采集，像素規(guī)格為1920x1080，數(shù)據(jù)量3860個。借助HD-SDI，對每個有效數(shù)據(jù)進行標碼，前端數(shù)據(jù)標SAV、后端數(shù)據(jù)標EVA。在系統(tǒng)中，共包含寄存器8個，按照不同的周期在寄存器內(nèi)寫入字節(jié)數(shù)據(jù)。數(shù)據(jù)寄存順序與輸入順序相同，最新數(shù)據(jù)在第一個寄存器中，最早數(shù)據(jù)寫入到最后寄存器中?；贖D-SDI的FPGA設(shè)計，在系統(tǒng)中增加了四個RAM，賦予系統(tǒng)數(shù)據(jù)分離以及儲存功能，格式信號為FPGA，結(jié)合像素規(guī)格，每個格式信號含有1920Y分量。而FPGA內(nèi)部的雙口設(shè)計，每個雙口容量大小為10KB。在系統(tǒng)中，四個雙口中的兩個負責數(shù)據(jù)的分量工作，其余兩個負責數(shù)據(jù)的儲存工作。若數(shù)據(jù)儲存較滿，F(xiàn)PGA會發(fā)揮自身的控制功能，將數(shù)據(jù)進行緩沖，并以不同的格式在系統(tǒng)儲存。FPGA中的數(shù)據(jù)形式以10位為主，字節(jié)以16位儲存方式，14位地址寫入方式。在數(shù)據(jù)處理中，基于DMA模塊設(shè)計，可實現(xiàn)32位數(shù)據(jù)的傳輸，而由于雙口中的數(shù)據(jù)儲存方式不同，導致數(shù)據(jù)組合排列方式也存在差異。此外，在數(shù)據(jù)分量之后，需要借助SDRAM模塊進行數(shù)據(jù)讀取、控制，在FPGA內(nèi)部設(shè)置三個地址控制器，控制最終的偏移地址。

2.2 DMA控制模塊設(shè)計

基于HD-SDI信號處理與傳輸，F(xiàn)PGA借助DMA模塊支持半字節(jié)、數(shù)據(jù)的傳輸，其可以通過數(shù)據(jù)拷貝的方式，支持儲存器與外部設(shè)備之間的數(shù)據(jù)傳輸功能。基于FPGA數(shù)據(jù)傳輸?shù)腄MA模塊擁有兩個端口，兩個端口均為主端口，一個負責數(shù)據(jù)的讀入功能，一個負責數(shù)據(jù)的寫入功能，并設(shè)置一個從控制端口，此端口的主要功能為控制DMA模塊?；跀?shù)字視頻信號傳輸，在DMA模塊功能設(shè)計需通過初始化儲存器地址的方式進行，繼而啟動最后的控制器功能，而DMA控制模塊的指令功能通過寫入程序命令的方式實現(xiàn)。其中包括源數(shù)據(jù)地址寫入，目標地址提取。

2.3總線模塊轉(zhuǎn)化設(shè)計

在FPGA功能實現(xiàn)過程中，利用Avalon總線模塊進行集成控制。在功能模塊集成過程中，利用總線實現(xiàn)各模塊之間的轉(zhuǎn)化，總線會將DMA模塊傳輸數(shù)據(jù)送到總線之中，并開拓總線傳輸通道，實現(xiàn)各模塊的科學轉(zhuǎn)化。轉(zhuǎn)化設(shè)計中，以端口設(shè)計為主，利用端口對數(shù)據(jù)信號等參數(shù)進行傳輸，并借助總線控制信號線，傳遞時鐘信號。當DMA傳輸數(shù)據(jù)時，同步時鐘會處于持續(xù)工作狀態(tài)之中，并會同時發(fā)送32位數(shù)據(jù)。所以，基于Avalon總線的模塊轉(zhuǎn)化，會通過外設(shè)控制方法，將數(shù)據(jù)傳輸?shù)街髟O(shè)備之中。

2.4最終效果調(diào)試設(shè)計

在結(jié)構(gòu)賦予與功能賦予的基礎(chǔ)上，對信號傳輸?shù)淖罱K效果進行調(diào)試。項目人員通過實驗調(diào)試的方法，保障FPGA功能的最終實現(xiàn)。數(shù)字視頻信號傳輸?shù)幕驹O(shè)備包括SDI信號源以及高清顯示屏，實驗以某公司的生產(chǎn)的板卡為主，將其插入到PCI空槽之中。當節(jié)目源最終傳遞播放之后，板卡會傳遞視頻信號，其功能就相當于系統(tǒng)之中的發(fā)生器。利用HD-SDI對信號輸出效果進行調(diào)試，能夠提高信號傳遞的最終效果。所以，實驗調(diào)試將基本的原始板卡連接到信號輸出通道之上，經(jīng)過視頻提取之后，利用相關(guān)軟件對視頻進行非線性編輯，將視頻源通過總線傳遞到板卡之中。在此，板卡會將數(shù)字視頻進行并聯(lián)轉(zhuǎn)換、串聯(lián)轉(zhuǎn)換，輸出最終的HD-SDI信號，并將信號上傳至顯示屏之中。在試驗調(diào)試過程中，利用轉(zhuǎn)化器，將原始信號轉(zhuǎn)化為DVI信號，將其現(xiàn)實在監(jiān)視器上，得到最終的實驗結(jié)果。

3結(jié)論

總而言之，基于HD-SDI信號處理的FPGA設(shè)計對于提高信號傳輸質(zhì)量，優(yōu)化信號傳輸效果具有重要價值，并具有一定的可行性。該設(shè)計方案中，信號會被傳輸至計算機中，通過非線性編輯的方法對信號進行最終輸出，信號的準確性、傳輸量、穩(wěn)定性均會得到有效提升。本文提出FPGA設(shè)計方案，具有重要應(yīng)用價值。

參考文獻

[1]齊國紅，在《數(shù)字信號處理》課程提高中MATLAB應(yīng)用軟件技巧的方法研究[J].當代教育實踐與教學研究，2018 （06）：138-139.

[2]黃慧精，淺談PLD技術(shù)在計算機數(shù)字視頻信號處理系統(tǒng)中的應(yīng)用[J].數(shù)字技術(shù)與應(yīng)用，2016 （08）：245.