某型號(hào)測(cè)溫模塊電路輸入引腳漏電流超差失效分析

肖 薇，王笑怡

（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

1 引言

為不斷適應(yīng)新時(shí)期武器裝備質(zhì)量建設(shè)的新要求，更好落實(shí)裝備質(zhì)量提升工程，各單位相繼開展了質(zhì)量問題整改工作[1]。失效分析定位作為質(zhì)量問題整改的第一步，顯得尤為重要，在提高產(chǎn)品質(zhì)量、技術(shù)開發(fā)、改進(jìn)等方面有很強(qiáng)的實(shí)際意義[2-3]。

2 失效模式

某型號(hào)測(cè)溫器模塊電路（以下簡(jiǎn)稱模塊電路）在使用過程中發(fā)現(xiàn)其溫度修正常數(shù)讀取異常，后經(jīng)測(cè)量發(fā)現(xiàn)故障電路A1、A5引腳輸入高電平為1.2V，如圖1所示；正常電路輸入的高電平為4.8V，如圖2所示。由于故障電路A1、A5引腳輸入為高時(shí)被電路拉低，造成電路溫度修正常數(shù)讀取時(shí)邏輯異常。

在對(duì)該模塊電路進(jìn)行靜態(tài)電阻測(cè)量時(shí)發(fā)現(xiàn)，A1、A5引腳對(duì)VDD1上拉電阻值為0.615kΩ（正常電阻為1kΩ），不滿足上拉電阻精度±10%的要求。對(duì)故障模塊電路進(jìn)行高電平漏電流IIH測(cè)試，A1、A5引腳漏電流分別為23mA和33mA，遠(yuǎn)遠(yuǎn)大于數(shù)字電路輸入引腳漏電流≤500μA的標(biāo)準(zhǔn)。

圖1 故障電路A1、A5引腳輸入波形圖

圖2 正常電路引腳輸入波形圖

圖3 模塊電路溫度修正常數(shù)讀取部分電路原理圖

3 故障定位

A1、A5引腳是模塊電路地址輸入引腳，經(jīng)由內(nèi)部1k電阻上拉至電源VDD1，同時(shí)經(jīng)5404（U12），54LS32（U11）內(nèi)部邏輯組合后產(chǎn)生控制信號(hào)，用于控制溫度修正常數(shù)讀取操作。該部分電路原理圖如圖3所示，模塊電路產(chǎn)品如圖4所示。

圖4 故障電路溫度修正常數(shù)部分產(chǎn)品圖

對(duì)“A1、A5輸入漏電流超差”故障現(xiàn)象建立故障樹，采用排除法進(jìn)行故障定位[4]。故障樹如圖5。

圖5 “A1、A5輸入漏電流超差”故障樹

按照?qǐng)D5的故障樹，對(duì)各部分進(jìn)行排查，過程如下：

(1)對(duì)“A1、A5與VDD1之間引入多余導(dǎo)電物”進(jìn)行排查。

若A1、A5與VDD1之間存在多余導(dǎo)電物，且呈電阻特性，可能會(huì)導(dǎo)致A1、A5上拉電阻值變小的故障現(xiàn)象。對(duì)故障電路進(jìn)行了PIND試驗(yàn)，結(jié)果為合格。故排除此分支。

(2)對(duì)“電阻條損壞”進(jìn)行排查。

對(duì)1k電阻條顯微鏡下目檢，沒有發(fā)現(xiàn)異常，如圖6所示。故排除此分支。

圖6 1k電阻條顯微鏡下鏡檢照片

(3)對(duì)“5404（U12）性能超差”進(jìn)行排查。

5404輸入對(duì)電源和地均有反相保護(hù)二極管，因此可以通過測(cè)量此反相二極管來判斷5404（U12）是否性能超差。A1、A5引腳所對(duì)應(yīng)的 5404（U12B）、5404（U12E）輸入對(duì)地保護(hù)二極管測(cè)量結(jié)果分別為0.359V和0.29V。正常電路測(cè)量結(jié)果為0.65V和0.55V。

對(duì)5404（U12）進(jìn)行目檢過程中發(fā)現(xiàn)，該芯片3腳附近一根鋁條燒黑，3腳（對(duì)應(yīng)模塊電路A1引腳）、11腳（對(duì)應(yīng)模塊電路A5引腳）周圍有燒傷痕跡，現(xiàn)象如圖7、圖8和圖9所示。懷疑此分支為模塊電路故障的主要原因[5-6]。

圖7 5404全貌

圖8 3腳燒黑部位形貌圖

圖9 11腳燒黑部位形貌

(4)對(duì)“54LS32（U11）性能超差”進(jìn)行排查。

對(duì)54LS32在顯微鏡下目檢，沒有發(fā)現(xiàn)異常，如圖10所示。故初步排除此分支。

圖10 54LS32顯微鏡下鏡檢照片

對(duì)模塊電路內(nèi)部進(jìn)行目檢，其余芯片無劃傷、破損、燒毀等異常現(xiàn)象；基板無碎裂、污染等異常現(xiàn)象；鍵合絲無斷裂、彎曲等異?，F(xiàn)象，符合工藝規(guī)范要求。通過以上排查，推斷“A1、A5輸入漏電流超差”的故障現(xiàn)象是由于5404(U12)性能超差所致。

4 機(jī)理分析

對(duì)5404性能超差的故障現(xiàn)象建立故障樹并展開機(jī)理分析，證明5404損壞是導(dǎo)致模塊電路“A1、A5引腳二極管異常，漏電流超差、上拉電阻阻值變小”的主要原因。故障樹如圖11所示。

圖11 5404性能超差故障現(xiàn)象故障樹

(1)對(duì)“A1、A5對(duì)GND二極管測(cè)試結(jié)果異常”這一分支進(jìn)行分析。

性能超差5404裸芯片圖如圖12所示，故障區(qū)域電路原理圖如圖13所示，畫圈區(qū)域?yàn)閳D8、圖9中芯片表面可見明顯燒毀的部位。

圖12 性能超差5404裸芯片圖

圖13 故障區(qū)域電路原理圖

經(jīng)分析，燒黑此區(qū)域?yàn)檩斎胍_A1（3腳）、A5（11腳）對(duì)GND的二極管D1、D3，因此外部測(cè)量二極管特性時(shí)，D1、D3性能超差導(dǎo)致A1、A5二極管測(cè)試結(jié)果異常。

(2)對(duì)“A1、A5引腳輸入漏電流IIH超差”這一分支進(jìn)行分析。

由分支(2)可知，A1、A5引腳對(duì)GND二極管性能超差，即A1、A5引腳對(duì)GND二極管存在反向漏電流，因此在進(jìn)行輸入漏電流IIH測(cè)試時(shí)，會(huì)出現(xiàn)漏電流超差的故障現(xiàn)象。

(3)對(duì)“A1、A5引腳對(duì)VDD1上拉電阻值變小”這一分支進(jìn)行分析。

將性能超差5404裸芯片取下單獨(dú)封裝，與合格5404 的 Pin3（A1）與 Pin11（A5）引腳各個(gè)關(guān)鍵電阻值進(jìn)行對(duì)比，如表1所示。

表1 5404各個(gè)引腳對(duì)VDD1、GND電阻值

由表中可以看出，性能超差的5404電路Pin3（A1）與 Pin11（A5）腳之間存在通路，阻值為 0.58k，因此在測(cè)量模塊電路外部VDD1與Pin3（A1）上拉電阻時(shí)，電流從VDD1經(jīng)由Pin11到Pin3與VDD1到Pin3的電阻并聯(lián)，如圖14所示：

圖14 性能超差5404內(nèi)部等效電阻圖

公式及計(jì)算結(jié)果如下：

與模塊電路外部上拉電阻阻值測(cè)試結(jié)果0.61kΩ 相符。同理進(jìn)行 VDD1→Pin11（A5），Pin3（A1）→VDD1與 Pin11（A5）→VDD1計(jì)算，結(jié)果均與實(shí)際測(cè)量值相符。

同時(shí)，由(1)(2)兩分支表明，Pin3（A1）與 Pin11（A5）的D1、D3兩個(gè)二極管性能超差，且對(duì)GND之間存在漏電流。在進(jìn)行GND→Pin3（GND→Pin11）電阻測(cè)試時(shí)，合格5404測(cè)量結(jié)果為∞，而性能超差的5404測(cè)量結(jié)果為0.366kΩ（0.2164kΩ）。而表1中VDD1→pin3電阻變小是由于5404芯片VDD1→GND之間存在約275kΩ的電阻特性，在進(jìn)行VDD1→Pin3電阻測(cè)試時(shí)，性能超差的5404中此電阻等效于經(jīng)由VDD1→GND（275kΩ）再流經(jīng)D1二極管到Pin3輸出，理論值為275kΩ+0.366kΩ=275.366kΩ與實(shí)際測(cè)量結(jié)果284.5kΩ相近。如圖15所示。

圖15 5404內(nèi)部等效電阻圖

因此5404內(nèi)部D1、D3二極管性能超差是導(dǎo)致模塊電路“A1、A5引腳二極管異常，漏電流超差、上拉電阻阻值變小”的主要原因。

5 故障復(fù)現(xiàn)

將故障模塊電路中性能超差的5404取下，更換新提取的5404芯片進(jìn)行高電平漏電流IIH和上拉電阻測(cè)試，測(cè)試結(jié)果合格。故障現(xiàn)象消失。

將性能超差的5404封裝在合格的模塊電路中進(jìn)行測(cè)試，A1、A5引腳漏電流分別為23.2mA和33.1mA。對(duì)A1、A5引腳對(duì)VDD1上拉電阻值進(jìn)行測(cè)量，測(cè)量結(jié)果為0.613kΩ，與故障電路測(cè)量結(jié)果一致，故障現(xiàn)象復(fù)現(xiàn)。因此，確定“5404（U12）性能超差”是產(chǎn)生“A1、A5輸入漏電流超差”的原因，進(jìn)一步驗(yàn)證了“故障定位和機(jī)理分析”中的推斷。

6 糾正與預(yù)防措施

6.1 模塊電路設(shè)計(jì)方面

在進(jìn)行數(shù)字電路設(shè)計(jì)時(shí)，輸入引腳通常會(huì)采用電阻接高電平或者接地的方法，使輸入端懸空時(shí)有確定的狀態(tài)，減弱外部信號(hào)對(duì)芯片產(chǎn)生的干擾。此模塊電路數(shù)字部分設(shè)計(jì)時(shí)通過1kΩ上拉電阻接VDD1對(duì)輸入端進(jìn)行保護(hù)，如圖3所示。而模塊電路輸入保護(hù)二極管是由5404芯片內(nèi)部實(shí)現(xiàn)的。由于該裸芯片尺寸較小，其二極管耐壓值也較小。當(dāng)輸入瞬間高壓尖峰超過5404內(nèi)部保護(hù)二極管耐壓值時(shí)，該二極管擊穿進(jìn)而導(dǎo)致5404性能超差，造成模塊電路輸入級(jí)功能不正常。在這部分模塊電路設(shè)計(jì)時(shí)，可將輸入引腳外接一耐壓值較大的保護(hù)二極管，以抑制尖峰電壓從而保護(hù)模塊電路性能。

6.2 使用環(huán)境方面

通過對(duì)失效模塊電路使用環(huán)境進(jìn)行審查，該模塊電路實(shí)際使用時(shí)，由于供電總線上電順序不同，存在信號(hào)線帶電插拔問題。同時(shí)輸入地址總線信號(hào)與模塊電路不共地，易產(chǎn)生電位差，因此在A1、A5信號(hào)輸入及掉電時(shí)，可能會(huì)產(chǎn)生瞬時(shí)負(fù)電壓，造成模塊內(nèi)部5404（U12）輸入引腳對(duì)地二極管正向?qū)ǎ箅娏鲗1、D3二極管燒毀，在引腳附近留下過流燒毀痕跡[7-8]。

因此在實(shí)際使用端增加保護(hù)措施，將輸入信號(hào)地與模塊電路地共地。同時(shí)在軟件方面進(jìn)行掉電順序修改，確保模塊電路總電源先上電，后進(jìn)行信號(hào)線高低電平輸入。同時(shí)結(jié)束使用時(shí)，信號(hào)線即模塊電路輸入引腳先于模塊電路電源掉電，確保使用安全。

7 結(jié)束語

通過對(duì)某模塊電路“A1、A5引腳漏電流超差”的故障現(xiàn)象進(jìn)行故障定位及機(jī)理分析，確定該模塊電路失效是由于其內(nèi)部5404（U12）D1、D3二極管性能超差所致，并通過交叉試驗(yàn)的方式使得故障現(xiàn)象復(fù)現(xiàn)，同時(shí)在模塊電路設(shè)計(jì)和使用環(huán)境方面提出了整改措施。此失效分析可作為理論基礎(chǔ)，為此類含有輸入保護(hù)二極管的模塊電路設(shè)計(jì)及使用提供參考。

參考文獻(xiàn)：

[1]孫家坤.軍用集成電路失效分析[J].電子測(cè)試,2017,(06):46-47 54.SUN Jiakun.Failure analysis of military integrated circuit[J].Electronic test,2017,(06):46-47 54.

[2]王自力.分析電子元器件質(zhì)量及其可靠性管理 [J].通訊世界,2016(21):216-217.WANG Zili.Analysis of the quality and reliability management of electronic components[J].Communication word,2016(21):216-217.

[3]王德權(quán).淺析電子元器件的失效分析技術(shù) [J].科技與企業(yè),2013(7):308.WANG Dequan.Analysis of failure analysis technology of electronic components[J].Science and technology and enterprises,2013(07):308.

[4]王創(chuàng)國,賈潔,周舟,等.EMMI故障定位和基于故障樹的GaAs MMIC失效分析 [J].固體電子學(xué)研究與進(jìn)展,2017(5):333-338.WANG Chuangguo,JIA Jie,ZHOU Zhou，et al.EMMI fault location and GaAs MMIC failure analysis based on fault tree[J].Progress of solid state electronics,2017,37(05):333-338.

[5]謝凱翔.SRAM失效分析 [J].中國集成電路,2017,26(10):70-73.XIE Kaixiang.SRAM failure analysis[J].Chinese integrated circuit,2017,26(10):70-73.

[6]席善斌,裴選,劉瑋,等.多模計(jì)數(shù)器靜電放電損傷的失效分析[J].半導(dǎo)體技術(shù),2017(10):784-789.XI Shanbin,PEI Xuan,LIU Wei.et al.Failure analysis of electrostatic discharge damage of multimode counter[J].Semiconductor technology,2017,42(10):784-789.

[7]王媛,白璐,詹勇,等.某A/D轉(zhuǎn)換器老化過程中端口異常失效分析[J].環(huán)境技術(shù),2017,35(04):39-43 48.WANG Yuan,BAI Lu,ZHAN Yong,et al.Analysis of abnormal port failure in the aging process of a AD converter[J].Environment Technology,2017,35(04):39-43 48.

[8]馬香柏.CMOS電路中的漏電失效分析 [J].集成電路應(yīng)用,2017,34(4):53-57.MA Xiangbai.Analysis on leakage current failure in CMOS circuit[J].Iapplication,2017,34(04):53-57.