近閾值非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器

蔡江錚， 黑 勇， 袁 甲， 陳黎明

(1. 中國(guó)科學(xué)院微電子研究所 智能感知中心，北京 100029；2. 中國(guó)科學(xué)院大學(xué) 微電子學(xué)院，北京100029)

近閾值非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器

蔡江錚1,2， 黑 勇1,2， 袁 甲1,2， 陳黎明1,2

(1. 中國(guó)科學(xué)院微電子研究所 智能感知中心，北京 100029；2. 中國(guó)科學(xué)院大學(xué) 微電子學(xué)院，北京100029)

為了降低靜態(tài)隨機(jī)存儲(chǔ)器在處理聲音和視頻數(shù)據(jù)時(shí)的功耗，提出一款新型的非預(yù)充單元．相比常規(guī)6管和8管單元，其讀操作消除了預(yù)充機(jī)制，抑制了無效的翻轉(zhuǎn)，因此功耗得到顯著優(yōu)化．本單元通過多閾值技術(shù)，在保證低電壓區(qū)域讀噪聲容限的同時(shí)也加強(qiáng)了數(shù)據(jù)讀出的能力．而且通過引入切斷反饋環(huán)的機(jī)制，有效地提升了單元寫能力．此外，在存儲(chǔ)陣列中應(yīng)用半斯密特反相器，大幅地提升了靜態(tài)隨機(jī)存儲(chǔ)器讀操作的性能．基于SMIC 130 nm 工藝，分別實(shí)現(xiàn)容量為 6 kbit 的非預(yù)充和常規(guī)8管靜態(tài)隨機(jī)存儲(chǔ)器測(cè)試芯片．測(cè)試和仿真數(shù)據(jù)表明，這種新型存儲(chǔ)器相比常規(guī)8管存儲(chǔ)器在功耗的抑制上具有顯著優(yōu)勢(shì)，可以作為低功耗應(yīng)用的良好選擇．

靜態(tài)隨機(jī)存儲(chǔ)器;非預(yù)充;聲音和視頻;低功耗

隨著醫(yī)療電子、可穿戴設(shè)備和物聯(lián)網(wǎng)等低功耗應(yīng)用的快速發(fā)展，功耗取代性能逐步成為芯片設(shè)計(jì)中最核心的指標(biāo)[1]．靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory，SRAM)占據(jù)了芯片相當(dāng)大比例的功耗，因此靜態(tài)隨機(jī)存儲(chǔ)器功耗的降低成為芯片功耗優(yōu)化的關(guān)鍵所在．近亞閾值技術(shù)作為最有效的手段之一，被廣泛應(yīng)用于靜態(tài)隨機(jī)存儲(chǔ)器的低功耗設(shè)計(jì)中[1-7]．在近亞閾值區(qū)，經(jīng)典6管靜態(tài)隨機(jī)存儲(chǔ)器受制于穩(wěn)定性和漏電等問題不能正常工作，因此8管靜態(tài)隨機(jī)存儲(chǔ)器成為低功耗芯片的首選[3]．為了進(jìn)一步降低靜態(tài)隨機(jī)存儲(chǔ)器的讀寫功耗，在某些特定應(yīng)用場(chǎng)景中，研究者不斷發(fā)掘存儲(chǔ)在靜態(tài)隨機(jī)存儲(chǔ)器中的諸如聲音和視頻等特定數(shù)據(jù)的特點(diǎn)進(jìn)行電路設(shè)計(jì)從而獲得功耗優(yōu)化．文獻(xiàn)[8]基于視頻數(shù)據(jù)的特點(diǎn)，混合使用8管和6管單元，使得靜態(tài)隨機(jī)存儲(chǔ)器工作在更低的電壓下．文獻(xiàn)[9]也從視頻數(shù)據(jù)的特點(diǎn)出發(fā)，將數(shù)據(jù)進(jìn)行編碼，同時(shí)將寫位線設(shè)定為最小翻轉(zhuǎn)的情況，從而降低視頻數(shù)據(jù)寫入的功耗．但是這些方法都會(huì)引入額外的電路開銷．而且，基于常規(guī)8管單元設(shè)計(jì)的靜態(tài)隨機(jī)存儲(chǔ)器都采用如圖1所示的預(yù)充機(jī)制實(shí)現(xiàn)讀操作:在準(zhǔn)備階段，預(yù)充信號(hào)為低電平，讀位線被預(yù)充到高電平；然后在判定階段，字線信號(hào)打開，讀位線的狀態(tài)由單元內(nèi)部數(shù)據(jù)決定．然而，預(yù)充機(jī)制的存在使靜態(tài)隨機(jī)存儲(chǔ)器在處理聲音和視頻數(shù)據(jù)時(shí)產(chǎn)生無效功耗[10]．聲音和視頻中存在大量相同數(shù)據(jù)，導(dǎo)致靜態(tài)隨機(jī)存儲(chǔ)器中不同單元的存儲(chǔ)內(nèi)容相同，因此當(dāng)讀取存儲(chǔ)內(nèi)容時(shí)，會(huì)獲得連續(xù)的“0”或“1”數(shù)據(jù)．連續(xù)“0”數(shù)據(jù)的讀出在靜態(tài)隨機(jī)存儲(chǔ)器中會(huì)引起不必要的翻轉(zhuǎn)．文獻(xiàn)[11]通過將大多數(shù)的“0”數(shù)據(jù)轉(zhuǎn)變?yōu)椤?”數(shù)據(jù)的方式達(dá)到節(jié)省功耗的目的．然而，這種方法并不能完全解決連續(xù)讀“0”帶來的功耗開銷問題．基于以上問題，筆者提出非預(yù)充的單元結(jié)構(gòu)，通過消除預(yù)充機(jī)制實(shí)現(xiàn)對(duì)聲音和視頻數(shù)據(jù)的低功耗處理．

圖1 常規(guī)8管單元的預(yù)充讀機(jī)制圖2 非預(yù)充單元結(jié)構(gòu)

1 非預(yù)充單元結(jié)構(gòu)

非預(yù)充單元的結(jié)構(gòu)如圖2所示．晶體管MP1，MP2，MN1和MN2組成背靠背反相器，實(shí)現(xiàn)數(shù)據(jù)保持功能;MP3和MN3組成傳輸門，實(shí)現(xiàn)數(shù)據(jù)讀寫傳導(dǎo)功能;MN4為寫操作晶體管，只在寫操作時(shí)有效，實(shí)現(xiàn)寫能力的提升．在讀操作時(shí)，互補(bǔ)字線信號(hào)寫線信號(hào)(WL)和寫字線反相信號(hào)(WLB)被同時(shí)使能，而寫字線信號(hào)(WWL)處于無效狀態(tài)，此時(shí)單元右側(cè)單向開啟，內(nèi)部反相數(shù)據(jù)(QB)通過傳輸門決定位線的最終狀態(tài)．因此，位線(BL)不需要被提前預(yù)充至高電平，預(yù)充機(jī)制可以被消除．在寫操作時(shí)，字線信號(hào)WWL，WL，WLB全部被使能，單元兩側(cè)全部開啟，寫位線信號(hào)(WBL)和位線(BL)接收寫驅(qū)動(dòng)電路的輸入數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)的寫入．但是為了確保單元讀操作時(shí)在近閾值區(qū)的抗干擾能力，其傳輸門的傳導(dǎo)能力不能設(shè)計(jì)過強(qiáng)，因此位線(BL)不能輕易改寫內(nèi)部數(shù)據(jù)，導(dǎo)致寫能力被弱化．為了增強(qiáng)寫能力，在單元中引入了切斷反饋環(huán)的方式．在寫操作時(shí)，其中一個(gè)反相器的地(VSSWrite)被懸空，所以位線(BL)能相對(duì)輕松地改寫內(nèi)部數(shù)據(jù)．與此同時(shí)，當(dāng)反饋環(huán)被切斷時(shí)，晶體管MN4能迅速改變右側(cè)的反相器的狀態(tài)，從而進(jìn)一步加強(qiáng)寫能力．

2 功耗的優(yōu)化

基于前述分析，常規(guī)單元結(jié)構(gòu)受制于預(yù)充機(jī)制，在處理連續(xù)“0”數(shù)據(jù)時(shí)存在無效的翻轉(zhuǎn)，具體的過程如圖3所示．在讀取連續(xù)“0”的情境中，前一個(gè)周期完成后，位線會(huì)被重新預(yù)充到高電平，然后當(dāng)前周期再開始新的一輪位線放電過程．實(shí)質(zhì)上，由于相鄰周期讀取的數(shù)據(jù)是一致的，這個(gè)不斷翻轉(zhuǎn)的過程是無意義的．這種不必要的翻轉(zhuǎn)一直持續(xù)到讀“1”時(shí)刻的來臨．為了解決這個(gè)問題，非預(yù)充單元消除了無效翻轉(zhuǎn)，讀操作的邏輯如圖4所示．在第1次讀取“0”數(shù)據(jù)時(shí)，位線進(jìn)行一次翻轉(zhuǎn)，此后每次“0”的讀取都不再進(jìn)行翻轉(zhuǎn)，一直持續(xù)到“1”的讀取才又一次進(jìn)行翻轉(zhuǎn)．因此，連續(xù)“0”數(shù)據(jù)的讀取只需要一次充放電的開銷．隨著讀“0”時(shí)間的增加，整體功耗的優(yōu)化就會(huì)很顯著．

定量對(duì)比不同單元間的功耗，將常規(guī)單元讀操作時(shí)位線在每個(gè)周期(T)中一次充電和放電過程中產(chǎn)生的功耗設(shè)定為P0，則N個(gè)讀“0”周期消耗的總能量是NTP0．對(duì)于非預(yù)充單元而言，N個(gè)周期中位線只有一次充電和放電的過程，等效為常規(guī)單元一個(gè)周期的進(jìn)程，其余N-1 個(gè)周期位線不進(jìn)行任何翻轉(zhuǎn)．同時(shí)，在翻轉(zhuǎn)周期中非預(yù)充單元產(chǎn)生的功耗與常規(guī)8管單元近似，都為P0．假定不翻轉(zhuǎn)周期的功耗為P1，則非預(yù)充單元在N個(gè)周期中總能量的消耗為TP0+ (N-1)TP1．由于P1遠(yuǎn)遠(yuǎn)小于P0，所以非預(yù)充單元的能量消耗可以近似為常規(guī)單元的 1/N．隨著讀“0”周期數(shù)的增多，非預(yù)充單元相比常規(guī)單元在功耗開銷方面優(yōu)勢(shì)越來越顯著．

圖3 常規(guī)8管單元的讀過程圖4 非預(yù)充單元的讀過程

在0.5 V電壓下，使常規(guī)8管單元的讀位線在每次讀操作時(shí)都進(jìn)行翻轉(zhuǎn)，仿真其翻轉(zhuǎn)功耗P0；使非預(yù)充單元的位線不翻轉(zhuǎn)，仿真其靜態(tài)功耗P1．在不同工藝角下，非預(yù)充單元的功耗都顯著降低，如圖5所示．

圖5 不同工藝角下P0和P1的比較圖6 功耗優(yōu)化比例隨讀“0”個(gè)數(shù)的變化趨勢(shì)

圖5是對(duì)單次讀操作的仿真．如果按照?qǐng)D4所示的實(shí)際情況工作: 假設(shè)存在N個(gè)讀“0”周期，分別對(duì)8管和非預(yù)充單元進(jìn)行功耗分析，并以8管單元功耗和非預(yù)充單元功耗的比值來衡量?jī)?yōu)化比例，則這段時(shí)間內(nèi)的功耗優(yōu)化如圖6所示．隨著N的增大，每個(gè)工藝角下的功耗優(yōu)化效果都呈增強(qiáng)趨勢(shì)．當(dāng)然，優(yōu)化效果也不能無限增長(zhǎng)，它受兩個(gè)因素制約: 首先受應(yīng)用中“0”數(shù)據(jù)多少?zèng)Q定; 其次還受靜態(tài)隨機(jī)存儲(chǔ)器陣列中掛接的單元數(shù)目的影響．當(dāng)陣列中單元數(shù)目確定后，即使應(yīng)用中存在的“0”的個(gè)數(shù)大于單元數(shù)，功耗的優(yōu)化比例也只能被限定在固定的范圍內(nèi)．此外，由于預(yù)充機(jī)制被消除，靜態(tài)隨機(jī)存儲(chǔ)器可以省去預(yù)充電路，從而降低功耗．而且由于預(yù)充電路的節(jié)省，時(shí)鐘電路的負(fù)載和尺寸也可以被優(yōu)化，進(jìn)而使功耗進(jìn)一步降低．

3 讀操作分析

圖7 非預(yù)充單元讀能力

然而，非預(yù)充單元無法隔離讀寫操作，讀操作時(shí)外界噪聲仍然可以通過傳輸門進(jìn)入單元內(nèi)部，從而影響已有數(shù)據(jù)的穩(wěn)定性，因此相比8管結(jié)構(gòu)，其讀噪聲容限存在劣勢(shì)[12]．為了緩解這種劣勢(shì)，非預(yù)充單元通過兩種方式加強(qiáng)讀噪聲容限:加大單元中背靠背反相器的尺寸，保證即使在外界噪聲被引入的狀況下，數(shù)據(jù)還能穩(wěn)定保持．但是，這會(huì)犧牲部分寫能力．減小噪聲耦合路徑的強(qiáng)度，采用高閾值技術(shù)弱化傳輸門的導(dǎo)通能力．當(dāng)傳輸門由高閾值晶體管組成時(shí)，此時(shí)路徑抑制噪聲的效果最佳．但是這也減弱了內(nèi)部數(shù)據(jù)改變位線狀態(tài)的能力，影響讀出效果．圖6展示了單個(gè)非預(yù)充單元的讀出能力，其中原始讀“0”操作表示傳輸門晶體管都為高閾值晶體管時(shí)的讀“0”的能力，優(yōu)化讀“0”操作表示傳輸門是混合閾值時(shí)的讀能力情況．由圖7可知，在原始讀狀態(tài)中，非預(yù)充單元讀“1” (Q=1，QB為“0”)的能力遠(yuǎn)強(qiáng)于讀“0” (Q=0，QB為“1”)的能力．若傳輸門全部采用高閾值晶體管，則雖然抑制噪聲進(jìn)入單元內(nèi)部的效果變強(qiáng)，但同時(shí)也使得內(nèi)部數(shù)據(jù)傳輸?shù)轿痪€的能力大大減弱，因此針對(duì)讀“1”與讀“0”的情況，進(jìn)行混合閾值的使用．在優(yōu)化過程中，將傳輸門中的N溝道金屬氧化物半導(dǎo)體(N-channel Metal Oxide Semiconductor，NMOS)采用高閾值晶體管，P溝道金屬氧化物半導(dǎo)體(P-channel Metal Oxide Semiconductor，PMOS)采用正常閾值晶體管．優(yōu)化后的讀“0”操作的變化時(shí)間相比原始操作更短，提升了讀操作的性能．這既保證了單元對(duì)位線的改寫能力，同時(shí)又弱化了噪聲傳輸路徑，有效地提升了讀操作的穩(wěn)定性．此外，由于非預(yù)充單元是單端結(jié)構(gòu)，外部噪聲耦合進(jìn)入單元內(nèi)部的路徑只有一條，與常規(guī)6管單元相比，引入噪聲的概率降低，噪聲容限相對(duì)提高．但是與常規(guī)8管單元相比，非預(yù)充單元還是會(huì)引入噪聲的，故讀噪聲容限仍然有一定的惡化．圖8表示在 0.5 V 電壓下，常規(guī)6管結(jié)構(gòu)、非預(yù)充單元和常規(guī)8管結(jié)構(gòu)在 10 000 次蒙特卡羅仿真中的讀噪聲容限．

圖8 不同單元間讀噪聲容限比較圖9 不同電壓下3個(gè)單元3σ標(biāo)準(zhǔn)下的讀噪聲容限

非預(yù)充單元的讀噪聲容限是0.12 V，相比常規(guī)8管結(jié)構(gòu)和6管結(jié)構(gòu)分別降低了36%和提升了71%．此外，以上的噪聲容限都是基于最惡劣的靜態(tài)情況進(jìn)行分析的，在實(shí)際應(yīng)用中情況會(huì)有所緩和，讀操作的穩(wěn)定性還會(huì)進(jìn)一步增強(qiáng)．由于聲音和視頻數(shù)據(jù)中存在大量連續(xù)的“0”和“1”，所以位線跳變頻率較低，從而引入的噪聲相對(duì)較少，這有利于讀噪聲容限的提升．而且，當(dāng)位線狀態(tài)與單元內(nèi)部數(shù)據(jù)一致時(shí)，單元的讀噪聲容限可以達(dá)到與常規(guī)8管結(jié)構(gòu)相似的能力，這種情況在此類應(yīng)用中出現(xiàn)的概率很高．所以，非預(yù)充單元的讀噪聲容限在 0.5 V 的電壓下是非常樂觀的．為了進(jìn)一步說明不同電壓下3個(gè)單元噪聲容限的情況，用3σ標(biāo)準(zhǔn)進(jìn)行評(píng)判，如圖9所示．隨電壓下降，常規(guī)8管和非預(yù)充單元讀噪聲容限充足，而常規(guī)6管單元惡化嚴(yán)重．

圖10 非預(yù)充單元的陣列結(jié)構(gòu)及反相器電壓傳輸特性曲線

與此同時(shí)，非預(yù)充單元改變位線狀態(tài)的能力不僅受到傳輸門和背靠背反相器強(qiáng)度的影響，也受到位線負(fù)載的制約．因此，在組成陣列時(shí)，每根位線上連接的單元數(shù)受到限制．而且，由于單元讀“1”能力強(qiáng)于讀“0”能力，可以將連接位線的反相器進(jìn)行特殊設(shè)計(jì)用以平衡讀出能力．反相器的電壓傳輸特性曲線可以被設(shè)計(jì)得更偏向低電平，從而有利于“0”數(shù)據(jù)的讀?。麄€(gè)陣列結(jié)構(gòu)如圖10(a)所示，每根位線連接16個(gè)非預(yù)充單元．而反相器采用半斯密特反相器，與普通反相器相比，電壓傳輸特性線向低電平的偏移更加顯著，如圖10(b)所示．因此“0”數(shù)據(jù)讀出時(shí)，位線的充電過程會(huì)被快速感知，增強(qiáng)了讀能力．

4 寫操作分析

在單元尺寸設(shè)計(jì)中，讀噪聲容限的提升是首要目的，相應(yīng)地，寫噪聲容限被弱化．為了加強(qiáng)寫能力，采用切斷背靠背反相器反饋環(huán)的機(jī)制，如圖2所示．在寫操作時(shí)，左側(cè)反相器的地可以浮動(dòng)，從而打斷反饋環(huán)使內(nèi)部數(shù)據(jù)更容易被改寫．同時(shí)多個(gè)單元共用VSSWrite信號(hào)，可以有效地降低電路開銷．為了保證寫入數(shù)據(jù)的正確性，VSSWrite信號(hào)需要比字線信號(hào)提前．在 0.5 V 電壓下，最壞的寫情況出現(xiàn)在SNFP工藝角中．此時(shí)，如果VSSWrite不浮動(dòng)，則寫噪聲容限只有 6 mV，意味著在最壞情況中，單元不能有效操作在 0.5 V 電壓下．當(dāng)采用優(yōu)化的寫機(jī)制后，有效地提升了寫能力，使得單元在 0.5 V 電壓下正常工作．

5 流片與測(cè)試

基于中芯國(guó)際集成電路制造(上海)公司(Semiconductor Manufacturing International Corporation，SMIC) 130 nm 工藝，設(shè)計(jì)了容量為 6 kbit 的非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器，單元版圖如圖11所示，面積為 5.53 μm2，而工藝廠商提供的6管單元，面積為 3.014 μm2，因此本單元面積增加83%．這是因?yàn)榉穷A(yù)充單元控制信號(hào)較多，而且還使用正常設(shè)計(jì)規(guī)則檢查(DRC規(guī)則)，而工藝廠商的單元使用特殊設(shè)計(jì)規(guī)則檢查．因此，如果去除規(guī)則的差別，則面積的增長(zhǎng)會(huì)有所緩和．

圖11 單元版圖圖12 0.42V電壓下非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器的功耗

筆者還制造了相同容量的常規(guī)8管靜態(tài)隨機(jī)存儲(chǔ)器作為比對(duì)．在室溫下，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器的最低工作電壓為 0.42 V，當(dāng)它處理“0”和“1”不斷變化的數(shù)據(jù)時(shí)，其位線在不斷地翻轉(zhuǎn)，此時(shí)的電流為 18.6 μA，如圖12所示．從圖12的波形中能看出，讀“0”操作相比讀“1”操作的能力弱．但是，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器讀“0”和讀“1”時(shí)消耗的電流相等，而與之對(duì)比的常規(guī)8管靜態(tài)隨機(jī)存儲(chǔ)器讀“0”的電流比讀“1”高19%左右，所以非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器對(duì)讀“0”操作有19%左右的功耗優(yōu)化．

隨著讀“0”的個(gè)數(shù)增多，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器的功耗逐漸降低，最終在標(biāo)準(zhǔn)測(cè)試算法(Memory Scan算法)的作用下，測(cè)試激勵(lì)中具有256個(gè)連續(xù)的“0”數(shù)據(jù)，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器的功耗不斷降低，如圖13所示．

圖13 非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器功耗隨讀“0”個(gè)數(shù)的變化圖14 非預(yù)充和常規(guī)8管單元的功耗比較

但是，隨著連續(xù)“0”個(gè)數(shù)增多到一定程度的數(shù)量后，整體功耗不再優(yōu)化．首先是因?yàn)槲痪€長(zhǎng)度為16個(gè)，所以優(yōu)化效果不能無限增長(zhǎng); 其次是因?yàn)檫B續(xù)讀“0”的操作導(dǎo)致讀寫電路的功耗在整體功耗中的占比下降，此時(shí)其余電路的功耗占據(jù)主要地位，所以更多的“0”也不再會(huì)明顯地降低功耗了．但是，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器消除預(yù)充機(jī)制后，其全局和局部預(yù)充電路也可以被隨之消除，與此同時(shí)，預(yù)充電路的消除也可以導(dǎo)致時(shí)鐘負(fù)載的降低，因此時(shí)鐘電路尺寸也可以得到進(jìn)一步優(yōu)化，進(jìn)而使得在Memory Scan算法下，非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器是常規(guī)8管靜態(tài)隨機(jī)存儲(chǔ)器功耗的48%左右，如圖14所示．

6 結(jié) 束 語

通過發(fā)掘特定數(shù)據(jù)的特點(diǎn)，筆者提出非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器單元，消除預(yù)充機(jī)制來降低功耗．測(cè)試和仿真結(jié)果表明，非預(yù)充單元在功耗優(yōu)化方面相比常規(guī)8管單元更具競(jìng)爭(zhēng)力．同時(shí)，多閾值技術(shù)和半斯密特反相器的引入，不僅保證了單元在低電壓區(qū)域的穩(wěn)定性，同時(shí)也加強(qiáng)了單元的讀出能力．此外，通過切斷反饋環(huán)的方式有效地提升了單元的寫能力．在SMIC 130 nm 工藝下， 非預(yù)充靜態(tài)隨機(jī)存儲(chǔ)器能夠穩(wěn)定工作在 0.42～ 1.20 V 的電壓范圍內(nèi)，功耗僅為常規(guī)8管靜態(tài)隨機(jī)存儲(chǔ)器的48%左右．

參考文獻(xiàn)：

[1] CAI J Z, ZHANGA S M, YUAN J, et al. 320 mV, 6 kb Subthreshold 10T SRAM Employing Voltage Lowering Techniques[J]. Journal of Semiconductors, 2015, 36 (6): 065007.

[2] DO A T, LEE Z C, WANG B, et al. 0.2 V 8T SRAM with PVT-aware Bitline Sensing and Column-based Data Randomization[J]. IEEE Journal of Solid-State Circuits, 2016, 51(6): 1487-1498.

[3] KIM T H, LIU J, KIM C H, et al. A Voltage Scalable 0.26 V, 64 kb 8T SRAM withVminLowering Techniques and Deep Sleep Mode[J]. IEEE Journal of Solide-State Circuit, 2009, 44(6):1785-1795.

[4] LU C Y, CHUANG C T, JOU S J, et al. A 0.325 V, 600-kHz, 40-nm 72-kb 9T Subthreshold SRAM with Aligned Boosted Write Wordline and Negative Write Bitline Write-assist[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2015, 23(5): 958-962.

[5] ATIAS L, TEMAN A, GITERMAN R, et al. A Low-voltage Radiation-hardened 13T SRAM Bitcell for Ultralow Power Space Applications[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2016, 24(8):2622-2633.

[6] WEN L, CHENG X, ZHOU K, et al. Bit-interleaving-enabled 8T SRAM with Shared Data-aware Write and Reference-based Sense Amplifier[J]. IEEE Transactions on Circuits and Systems Ⅱ: Express Briefs, 2016, 63(7): 643-647.

[7] WANG B, NGUYEN T Q, DO A T, et al. Design of an Ultra-low Voltage 9T SRAM with Equalized Bitline Leakage and CAM-assisted Energy Efficiency Improvement[J]. IEEE Transactions on Circuits and Systems Ⅰ: Regular Papers, 2015, 62 (2):441-448.

[8] CHANG I J, MOHAPATRA D, ROY K. A Priority-based 6T/8T Hybrid SRAM Architecture for Aggressive Voltage Scaling in Video Applications[J]. IEEE Transactions on Circuits and Systems for Video Technology, 2011, 21(2): 101-112.

[9] DO A T, ZEINOLABEDIN S M A, KIM T T. A 0.3 pJ/Access 8T Data-aware SRAM Utilizing Column-based Data Encoding for Ultra-low Power Applications[C]//Proceedings of the 2016 IEEE Asian Solid-State Circuits Conference. Piscataway: IEEE, 2017:173-176.

[10] NOGUCHI H, IGUCHI Y, FUJIWARA H, et al. A 10T Non-precharge Two-port SRAM for 74% Power Reduction in Video Processing[C]//Proceedings of the IEEE Computer Society Annual Symposium on VLSI: Emerging VLSI Technologies and Architectures. Piscataway: IEEE, 2007:107-112.

[11] FUJIWARA H, NII K, NOGUCHI H, et al. Novel Video Memory Reduces 45% of Bitline Power Using Majority Logic and Data-bit Reordering[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2008, 16(6): 620-627.

[12] CHIEN Y C CHIANG I H, WANG J S. Sub-threshold SRAM Bit Cell pnn forVDDminand Power Reduction[J]. Electronics Letters, 2014, 50(20): 1427-1429.

Near-thresholdnon-prechargedSRAM

CAIJiangzheng1,2，HEIYong1,2，YUANJia1,2，CHENLiming1,2

(1. Smart Sensing R&D Centre, Institute of Microelectronics of Chinese Academy of Sciences, Beijing 100029, China; 2. School of Microelectronics, Univ. of Chinese Academy of Sciences, Beijing 100029, China)

In order to save the power consumed by the static random access memory when it deals with voice or video data, a novel memory cell is proposed which eliminates the precharge mechanism in the read operation, thus suppressing the invalid power compared with the conventional 6T and 8T cell. Furthermore, multiple threshold technology is employed in the cell, which not only guarantees the read static noise margin, but also enhances read ability. In addition, a Schmitt trigger based inverter is also applied in the cell array and hence it improves the read speed. Two memories including the proposed one and the conventional one are fabricated in 130 nm process, respectively. Test results indicate that the proposed memory is excellent in reducing power consumption compared with the conventional 8T memory, and hence it becomes a suitable choice for the low power chips.

static random access memory; non-precharged; voice and video; low power

2017-02-14

時(shí)間：2017-06-29

中國(guó)科學(xué)院先導(dǎo)專項(xiàng)資助項(xiàng)目(XDA06020401); 國(guó)家自然科學(xué)基金資助項(xiàng)目(61306039)

蔡江錚(1989-)，男，中國(guó)科學(xué)院微電子研究所博士研究生， E-mail：caijiangzheng@ime.ac.cn．

http://kns.cnki.net/kcms/detail/61.1076.TN.20170629.1735.038.html

10.3969/j.issn.1001-2400.2018.01.019

TN43

A

1001-2400(2018)01-0106-06

(編輯： 郭 華)