基于失效特征的靜電損傷分析研究

何勝宗，季啟政，胡 凜，王有亮，梁曉思

（1. 工業(yè)和信息化部電子第五研究所，廣東 廣州 510610；2. 北京東方計(jì)量測(cè)試研究所，北京 100086）

電子產(chǎn)品在生產(chǎn)制造過程中的靜電放電損傷是引起半導(dǎo)體器件失效的重要原因。產(chǎn)品在生產(chǎn)線上出現(xiàn)批量下線時(shí)，應(yīng)當(dāng)懷疑是否由于靜電放電引起。這種情況，不僅需要對(duì)生產(chǎn)線進(jìn)行排查，而且需要對(duì)失效器件開展深入分析工作。然而，對(duì)于一般的電子制造企業(yè)而言，不具備先進(jìn)的分析儀器設(shè)備和專業(yè)的人員分析能力，可能無(wú)法快速而準(zhǔn)確地進(jìn)行故障定位、確定故障原因，從而不能快速排除物料缺陷或過電損傷的因素，導(dǎo)致無(wú)法準(zhǔn)確判定失效是否由靜電放電損傷引起，后續(xù)改善措施也無(wú)從下手。

對(duì)于專業(yè)分析機(jī)構(gòu)而言，失效分析在靜電放電損傷方面的應(yīng)用技術(shù)發(fā)展迅速，除了常規(guī)的外觀、電測(cè)、內(nèi)部形貌觀察等常規(guī)手段外，一些電路模擬技術(shù)、熱點(diǎn)偵測(cè)、微光顯微鏡等技術(shù)對(duì)微電子器件進(jìn)行失效定位[1-2]，研究的對(duì)象也覆蓋了普通的CMOS集成電路[3]、隧道場(chǎng)效應(yīng)晶體管[4]、銦鎵氧化鋅薄膜晶體管[5]、SiC MESFET[6]等類型。

這些應(yīng)用技術(shù)對(duì)于推動(dòng)靜電放電損傷分析具有十分重要的作用，但對(duì)于一般電子制造企業(yè)而言，一般不具備這些昂貴的分析儀器和工具，也不愿承擔(dān)較高的分析費(fèi)用，仍然不能有效地指導(dǎo)其開展分析工作?；诖?，本文從總結(jié)梳理生產(chǎn)制造中常見的靜電源和放電過程入手，總結(jié)了元器件靜電放電損傷的敏感結(jié)構(gòu)及其靜電放電損傷的失效機(jī)理、典型形貌特征，并探討靜電損傷、EOS損傷和缺陷誘發(fā)失效的鑒別方法，最后將這些技術(shù)應(yīng)用在具體的失效案例中，為一般電子制造企業(yè)開展靜電放電損傷失效的排查和分析工作提供一種有效而準(zhǔn)確的鑒別和分析方法。

1 靜電的產(chǎn)生及來(lái)源

靜電是靜止不動(dòng)的帶電電荷（正電荷或者負(fù)電荷），通常存在于物體表面，它是由于物體表面局部正負(fù)電荷（電子）失衡造成[7]。通常，靜電產(chǎn)生有三種方式：摩擦起電、界面剝離起電和感應(yīng)起電。其中，摩擦起電和剝離起電主要發(fā)生在非導(dǎo)體材料之間，如有機(jī)聚合物、木制品、橡膠、棉花和羊毛制品、人手、玻璃等，影響的因素包括：材料特性、摩擦或接觸面積、速度、環(huán)境濕度等；感應(yīng)起電主要是帶電的物體引起非導(dǎo)體材料感應(yīng)起電。

不同靜電電位的兩個(gè)物體間靜電電荷的轉(zhuǎn)移過程就是靜電放電。靜電放電方式有接觸放電、空氣放電等。一般來(lái)說，靜電只有在發(fā)生靜電放電時(shí)，才可能會(huì)對(duì)元器件造成損傷，尤其是快速放電過程。結(jié)合企業(yè)的電子制造過程，表1給出了電子產(chǎn)品生產(chǎn)制造過程中常見的可能產(chǎn)生靜電的物品和器材以及對(duì)元器件影響分析結(jié)果。

2 靜電敏感結(jié)構(gòu)

2.1 MOS結(jié)構(gòu)

金屬氧化物半導(dǎo)體（Metal Oxide Semiconductor，MOS）結(jié)構(gòu)是使用一層很薄的氧化物（一般是 SiO2）作為絕緣層[8]，將柵與半導(dǎo)體襯底隔離開，也被稱為柵氧層，如圖1所示。由于柵氧層的厚度一般只有 0.1～1.5 μm，柵源極間的等效電容非常小，少量電荷在極間電容上積聚就能夠在電容兩端形成很高的電壓。一旦積聚的靜電電荷產(chǎn)生的電壓超過柵氧層的最大可承受擊穿電壓，柵氧層將發(fā)生擊穿。

表1 電子制造過程主要靜電源Tab.1 Main electrostatic sources during manufacturing process

圖1 MOS典型結(jié)構(gòu)圖Fig.1 Typical structure diagram of MOS

2.2 半導(dǎo)體結(jié)

半導(dǎo)體結(jié)靜電損傷機(jī)理：非本征半導(dǎo)體的溫度系數(shù)是正的，即溫度越高電阻越大，這可以防止低溫條件下電流積聚而形成局部熱點(diǎn)。但是在反偏情況下，在較窄的結(jié)耗盡層上有較大的壓降，能量主要消耗在該位置。由于幾何效應(yīng)，局部電阻變化和晶體缺陷，使結(jié)區(qū)電流分布不均勻。當(dāng)跨越結(jié)的兩邊發(fā)生靜電放電時(shí)，耗盡區(qū)溫度很快上升，非本征半導(dǎo)體材料成為本征半導(dǎo)體材料，引起電阻急劇下降，導(dǎo)致二次擊穿，使硅和金屬可以穿過結(jié)而擴(kuò)散，造成局部熱擊穿失效。

半導(dǎo)體結(jié)對(duì)靜電的敏感程度取決于結(jié)區(qū)的幾何尺寸、圖形、電阻率、雜質(zhì)程度、結(jié)電容、熱阻、反向漏電流和反向擊穿電壓等。

2.3 膜電阻器

膜電阻器的主要構(gòu)成為：導(dǎo)電金屬氧化物（電阻體）、金屬附加劑（改善電阻特性材料）、基體（支撐載體）、玻璃燒結(jié)物（粘附襯底）等。目前，膜電阻器的靜電放電損傷機(jī)理尚無(wú)明確定論。其機(jī)理可能與靜電放電過程改變電阻膜結(jié)構(gòu)，使金屬微顆粒熔融形成新的導(dǎo)通通路有關(guān)[7]。靜電放電發(fā)生后，其阻值往往會(huì)下降。有研究表明，膜電阻器受靜電放電影響的主要因素是靜電電壓。

2.4 金屬化條

半導(dǎo)體硅襯底上窄而且薄的金屬化條，因其可吸收的能量少，一旦有較大電流流過時(shí)，容易發(fā)生局部過熱，甚至導(dǎo)致金屬化條燒毀、開路。因此，靜電放電時(shí)的短時(shí)大電流作用是極易導(dǎo)致金屬化條燒毀的。金屬化條對(duì)靜電的敏感程度取決于金屬化條的材料、寬窄厚薄程度、布線結(jié)構(gòu)等。

2.5 壓電晶體

主要是指石英晶體，其靜電放電損傷機(jī)理主要是靜電放電過程的瞬時(shí)大電流超過晶體的最大允許的驅(qū)動(dòng)電流，造成損壞。另外，過高的電壓所產(chǎn)生的機(jī)械應(yīng)力也可能超過晶體允許的最大限度而導(dǎo)致碎裂，造成性能退化而誘發(fā)失效。

3 靜電放電損傷特征分析

3.1 失效統(tǒng)計(jì)數(shù)據(jù)

靜電放電對(duì)半導(dǎo)體器件的損傷機(jī)理從本質(zhì)上可分為靜電過電壓導(dǎo)致的場(chǎng)致失效和瞬時(shí)放電電流引起的熱致失效[9]。通常，ESD損傷造成的元器件失效的主要模式有：1）端口漏電、擊穿呈阻性甚至短路；2）端口特性無(wú)明顯變化，功能異常；3）重要性能參數(shù)退化；4）潛在性損傷：暫時(shí)無(wú)明顯異常，后續(xù)使用中才逐漸表現(xiàn)出來(lái)。靜電敏感結(jié)構(gòu)主要失效機(jī)理匯總見表2。

據(jù)有關(guān)數(shù)據(jù)統(tǒng)計(jì)，靜電損傷/過電損傷（ESD/EOS）失效是導(dǎo)致半導(dǎo)體器件失效的主要原因，占 50%以上。而在靜電損傷的案例中，受影響最多的是CMOS類集成電路，其次是功放管和微波器件（組件）等。ESD損傷失效占比及損傷元器件種類分布如圖2所示。

3.2 ESD損傷類型及特點(diǎn)

靜電損傷分為突發(fā)失效和潛在失效兩種類型。突發(fā)失效是指元器件受到靜電放電損傷后，突然完全或部分喪失其規(guī)定的功能。具體表現(xiàn)有：PN結(jié)區(qū)被擊穿、嚴(yán)重漏電；集成電路的金屬化條或鍵合引線的熔斷；電容器介質(zhì)擊穿短路；CMOS電路和MOS功率管因靜電觸發(fā)“閂鎖”燒毀等。

表2 靜電敏感結(jié)構(gòu)主要失效機(jī)理匯總Tab.2 Summary of main failure mechanisms of electrostatic sensitive structures

圖2 ESD損傷失效占比及ESD損傷元器件種類分布Fig.2 ESD damage failure ratio and ESD damage component type distribution

而潛在失效指靜電放電能量較低，或放電回路有限流電阻，僅造成輕微損傷，器件電參數(shù)可能仍然合格或略有變化。主要表現(xiàn)為：柵氧化層損傷、柵氧化物愈合或短路、保護(hù)電路受損、電荷陷阱、PN結(jié)衰減等。潛在失效同樣對(duì)器件產(chǎn)生不利影響：1）使用可靠性下降，縮短預(yù)期壽命；2）電參數(shù)逐漸惡化、抗過電應(yīng)力能力下降。

4 ESD、EOS與缺陷誘發(fā)失效鑒別方法

4.1 失效背景調(diào)查

通常靜電損傷發(fā)生具有一定的隨機(jī)性和持續(xù)性，而EOS損傷發(fā)生的階段可能具有一定規(guī)律性和可重復(fù)性。一般來(lái)說，EOS/ESD不具有失效器件的批次性特征，而缺陷引起的失效通常具有一定的批次性特征，而且在“合格品”中可能同樣存在潛在缺陷的跡象或趨勢(shì)。因此需關(guān)注失效發(fā)生是否具備批次性特點(diǎn)。另外，需調(diào)查失效發(fā)生的階段、周圍工作場(chǎng)景等信息，通過失效背景信息區(qū)分三種失效是分析的輔助手段。

4.2 參數(shù)測(cè)試

通常，對(duì)失效樣品需要進(jìn)行參數(shù)測(cè)試，這些包括：端口I/V測(cè)試、靜態(tài)電流、功能測(cè)試等，同時(shí)會(huì)利用同批次良品進(jìn)行對(duì)比。對(duì)于靜電損傷引起的失效，其參數(shù)測(cè)試結(jié)果往往與良品差異性小，而 EOS損傷的測(cè)試結(jié)果則往往差異較明顯。對(duì)于缺陷誘發(fā)的失效，則可能在大量良品測(cè)試中檢測(cè)出潛在缺陷的樣品。另外，懷疑靜電損傷的失效，則應(yīng)該針對(duì)良品開展靜電敏感度等級(jí)評(píng)價(jià)測(cè)試，評(píng)估是否屬于靜電敏感類型器件，同時(shí)通過進(jìn)一步解剖對(duì)比模擬失效的樣品與失效樣品之間的差異。

4.3 顯微形貌觀察和分析

通過解剖樣品，并且借助于失效定位手段：如光學(xué)顯微觀察、液晶分析法、光發(fā)射顯微分析技術(shù)（EMMI）以及激光誘導(dǎo)電阻變化技術(shù)（OBIRCH）、磁顯微分析以及聚焦離子束剖切（FIB）等方法定位到失效點(diǎn)[10-11]，然后直接觀察失效的微觀物理形貌特征，是鑒別三種失效類型最直觀的方式，也是最需要經(jīng)驗(yàn)的一個(gè)環(huán)節(jié)。通常，從損傷后的物理微觀形貌來(lái)看，靜電損傷形貌通常比較輕微，損傷區(qū)域小，損傷點(diǎn)尺寸通常為微米級(jí)，或者僅有輕微損傷痕跡，相對(duì)于EOS損傷來(lái)說要輕微一些。圖3給出了典型的ESD擊穿形貌照片。對(duì)于CMOS集成電路而言，多數(shù)發(fā)生在電極或擴(kuò)散區(qū)之間，往往有明顯的指向性。有時(shí)也會(huì)伴有金屬化損傷，但相對(duì)于EOS損傷來(lái)說，損傷區(qū)域及尺寸小，不會(huì)像EOS損傷那樣有較大面積的金屬化熔融和燒毀的特征[12]。而缺陷誘發(fā)的失效，往往具有失效部位和類型單一，且“合格品”中也可能存在類似缺陷?？偟膩?lái)說，ESD失效是EOS失效的一部分，二者之間沒有明顯分界，目前在國(guó)際上也沒有很好的方法將二者完全區(qū)分開來(lái)。在對(duì)失效樣品進(jìn)行判別分析時(shí)，要采用上述三種方法進(jìn)行綜合分析，才能得到較為準(zhǔn)確的判斷。

圖3 靜電擊穿典型形貌Fig.3 Typical morphologies of electrostatic breakdown

4.4 典型分析案例

（1）樣品描述：樣品為某型號(hào)雙向收發(fā)器，陶瓷密封封裝，裝板后測(cè)試發(fā)現(xiàn)功能失效。委托方共提供了2只失效樣品（F1#、F2#），良品若干。

（2）背景調(diào)查：器件在裝板后測(cè)試發(fā)現(xiàn)功能失效（無(wú)法收發(fā)數(shù)據(jù)），排查測(cè)試過程異常電應(yīng)力，未發(fā)現(xiàn)異常，懷疑靜電損傷。

（3）非破壞性分析：失效品外觀未見機(jī)械損傷、密封區(qū)開裂、過電或腐蝕痕跡、引腳殘留焊料。進(jìn)行X-Ray觀察，均未見明顯異常。對(duì)失效品進(jìn)行端口特性測(cè)試，發(fā)現(xiàn)失效樣品的功能引腳Pin30（2A5）對(duì)地呈現(xiàn)漏電特性。

（4）顯微形貌觀察：將 F1#、F2#樣品機(jī)械開封，內(nèi)部芯片表面未見明顯機(jī)械損傷、過電損傷和臟污腐蝕變色等異常形貌。光發(fā)射掃描顯微鏡定位（OBIRCH模式）發(fā)現(xiàn)失效芯片上Pin30鍵合附近存在異常亮點(diǎn)，該點(diǎn)在激光掃描下，阻值發(fā)生變化，光發(fā)射顯微鏡探測(cè)到該阻抗變化，并標(biāo)記顏色。而對(duì)正常引腳Pin33（2A3）用此方法測(cè)試則無(wú)亮點(diǎn)。將失效品芯片去層并進(jìn)行掃描電鏡觀察，可以觀察到兩只芯片相同位置的保護(hù)管處存在擊穿熔坑，但擊穿點(diǎn)尺寸都較?。s1 μm）。

（5）靜電防護(hù)能力診斷：對(duì)裝配生產(chǎn)線進(jìn)行現(xiàn)場(chǎng)診斷，發(fā)現(xiàn)作業(yè)過程中大量使用絕緣類包裝材料，且無(wú)有效的靜電防護(hù)措施。另一方面，查閱該器件規(guī)格書可知該器件的靜電敏感電壓（HBM模型）為1000 V，屬于靜電敏感器件。

（6）綜合分析：失效樣品芯片表面無(wú)明顯異常，光發(fā)射定位后發(fā)現(xiàn)端口保護(hù)網(wǎng)絡(luò)擊穿失效，呈現(xiàn)為小能量擊穿，綜合背景調(diào)查和現(xiàn)場(chǎng)診斷結(jié)果綜合判斷為靜電放電損傷引起。圖4是該失效分析案例的典型照片。

5 結(jié)論

在軍工、航空航天、通信、智能家電、電力電子、醫(yī)療電子以及軌道交通等領(lǐng)域電子產(chǎn)品中大量使用靜電敏感器件，靜電放電造成的損失不容忽視。本文通過總結(jié)電子制造過程中常見的靜電源，梳理元器件靜電放電損傷的敏感結(jié)構(gòu)、機(jī)理及典型形貌特征，探討了靜電損傷、EOS損傷和缺陷誘發(fā)失效的鑒別方法，供靜電放電損傷失效分析參考應(yīng)用。

針對(duì)潛在靜電損傷的電子元器件開展深入分析，可以確認(rèn)損傷是否由靜電放電造成的，而非過電應(yīng)力、物料缺陷或工藝不良造成的，可以幫助企業(yè)明確靜電損傷的來(lái)源、過程以及后續(xù)靜電防護(hù)整改的方向。

圖4 ESD損傷失效分析典型形貌Fig.4 Typical morphologies of ESD damage failure analysis

參考文獻(xiàn)：

[1]COLVIN J. ESD failure analysis methodology [J].Microelectron Reliab, 1998, 38: 1705-1714.

[2]PUVADA V, DUVVURY C. A simulation study of HBM failure in an internal clock buffer and the design issues for deficient power pin protection strategy [C]//EOS/ESD symposium. NY, USA: IEEE, 1998, 104-107.

[3]ALVAREZ D, ABOU-KHALIL M J, RUSS C, et al.Analysis of ESD failure mechanism in 65nm bulk CMOS ESD NMOSFETs with ESD implant [J]. Microelectron Reliab, 2006, 46(9/10/11): 1597-1602.

[4]KRANTHI, KARMEL N, SHRIVASTAVA, et al. ESD behavior of tunnel FET devices [J]. IEEE Trans Electron Device, 2017, 64(1): 28-36.

[5]LIU Y, CHEN R S, LI B, et al. Analysis of indium-zinc-oxide thin-film transistors under electrostatic discharge stress [J]. IEEE Trans Electron Device, 2017,38(11): 1-5.

[6]PHULPIN T, ISOIRD K, TREMOUILLES D, et al.Analysis of an ESD failure mechanism on a SiC MOSFET[J]. Microelectron Reliab, 2014(8): 177-182.

[7]袁亞飛. 電子工業(yè)靜電防護(hù)技術(shù)與管理 [M]. 北京: 中國(guó)宇航出版社, 2013.

[8]陳貴燦, 程軍, 張瑞智, 等. 模擬 CMOS集成電路設(shè)計(jì)[M]. 西安: 西安交通大學(xué)出版社, 2002.

[9]WANG Y L. Key techniques and their applications in failure analysis of microcircuits subjected to ESD stresses[C]// Reliability, Maintainability and Safety (ICRMS),International Conference. NY, USA: IEEE, 2014.

[10]COLVIN J. ESD failure analysis methodology [J].Microelectron Reliab, 1998, 38(11): 1705-1714.

[11]王有亮, 梁曉思, 來(lái)萍. 元器件 ESD失效分析中的關(guān)鍵技術(shù)及其應(yīng)用 [C]//第五屆靜電防護(hù)與標(biāo)準(zhǔn)化國(guó)際研討會(huì)論文集. USA: 美國(guó)靜電放電協(xié)會(huì)(ESDA), 2016.

[12]工業(yè)和信息化部電子第五研究所組. 電子元器件失效分析技術(shù) [M]. 北京: 電子工業(yè)出版社, 2015.