基于FPGA的彈載多參數存儲系統(tǒng)設計

王利斌 張會新 劉文怡

摘 要： 為了解決導彈飛行彈體遙測數據的高精度采集的問題，設計一種以FPGA為高精度的多參數采編存儲系統(tǒng)，系統(tǒng)主要由數據采集模塊、數據實時監(jiān)測模塊、數據存儲模塊組成，采集模塊對不同的模擬信號和數字信號進行采集、編幀。實時監(jiān)測模塊能夠在采集過程中對數據進行實時監(jiān)測，并通過長線完成與上位機通信，存儲模塊能實現硬回收和數據進行回讀。為實現高精度采集存儲加速度計信號，研究了利用高精度A/D轉換器對加速度計信號進行采集，對提高A/D轉換電路信噪比做出了分析，使其滿足精度范圍要求。實驗結果表明，該采編存儲系統(tǒng)采集精度高、性能可靠。

關鍵詞： 彈載系統(tǒng)； 參數存儲系統(tǒng)； A/D轉換； 信噪比分析； 實時監(jiān)測； 加速度計信號

中圖分類號： TN965+.6?34； TP274 文獻標識碼： A 文章編號： 1004?373X（2018）08?0049?04

Abstract： To resolve the problem of high precision acquisition of telemeasuring data for the missile′s flying projectile， a high?precision multi?parameter acquisition and storage system based on FPGA is designed. The system is composed of data acquisition module， data real?time monitoring module and data storage module. The acquisition module is adopted to collect and frame the different analog signals and digital signals. The real?time monitoring module can monitor the data in real time during data acquisition and achieve long line communication with the host computer. The storage module can realize hard recycling and data readback. To achieve high precision acquisition and storage of accelerometer signals， the accelerometer signal acquisition of high precision A/D converter is studied and improvement of the signal?to?noise ratio （SNR） for A/D conversion circuit is analyzed so that the precision scope requirement can be met. The test results show that the acquisition and storage system has high acquisition precision and reliable performance.

Keywords： missile?borne system； parameter storage system； A/D conversion； SNR analysis； real?time monitoring； accelerometer signal

0 引 言

近年來，隨著航空航天技術的迅猛發(fā)展，對各類飛行參數的信息量需求大增，同時對數據采集存儲設備提出了更高要求[1?2]。為了有效采集某型號導彈飛行彈體的工作參數，本文設計一種基于FPGA多通道采編存儲器，實現對3 路加速度信號、4路緩變信號、8路速變信號和1路PCM數據信號的高精度采編和實時監(jiān)測，并將數據存入以FLASH為核心的存儲模塊，完成飛行試驗后實現數據回讀。

1 系統(tǒng)整體設計

依據模塊化的指導思想，將該采編存儲器分為數據采集模塊和數據存儲模塊、供電模塊、實時監(jiān)測模塊，各模塊相互獨立，系統(tǒng)總體設計如圖1所示。選取XC3S400?PQ208作為主控芯片[3?4]，將A/D轉換后的模擬信號與數字信號進行混合編幀后存入FLASH模塊，采集過程中接收上位機命令字，對數據進行實時監(jiān)測，本文主要介紹數據采集和實時監(jiān)測模塊功能的實現。

2 系統(tǒng)硬件設計

2.1 信號調理電路設計

由于加速度信號、速變信號、緩變信號均為模擬信號，需要進行信號調理才能用于A/D模塊采集和轉換，模擬信號范圍均為0～5 V，無需信號放大，采用電壓跟隨進行阻抗匹配即可，選取OPA4340作為運算放大器。該芯片支持最低2.5 V輸入，最大頻帶相應帶寬5 MHz，同時為了濾去系統(tǒng)高頻干擾，組件RC低通濾波實現低于150 kHz頻率信號的通過。

2.2 加速度信號A/D轉換電路設計

加速度是飛行過程中的重要參數，需要較高的測量精度[5?6]，系統(tǒng)要求A/D轉換精度至少為22位，本次設計選取逐次逼近類型的A/D轉換芯片AD7767和差分ADC驅動器。ADA4941?1用來組建高精度A/D轉換電路。AD7767是一款24 bit，最高采樣率為128 KSPS，最低功耗僅為15 mW，片內具有FIR濾波功能的芯片。

由于AD7767采用全差分驅動，選取功耗低、噪聲小的ADA4941?1實現全差分驅動，該電路從單端信號源驅動AD7767，加速度信號Vina經過電壓跟隨器后輸入ADA4941?1驅動器。硬件連接原理圖如圖3、圖4所示。

2.3 A/D信噪比分析

信噪比（SNR）是指實際輸入信號的均方根值與奈圭斯特頻率以下除諧波和直流以外所有其他

頻譜成分的均方根和之比，分貝（dB）表示。信噪

比公式為20lg[VSVN，]其中[VS]表示輸入信號值、[VN]表示噪聲電壓的“有效值”[7]。AD7767的噪聲主要來自硬件電路模擬輸入端，為獲得較高信噪比需使驅動增益盡量低，本次設計在VIN+和VIN-的輸入端增加RC低通濾波器，選用C6與R8構成低通濾波，截止頻率為：

2.4 速變、緩變A/D電路設計

將調理后的速變信號和緩變信號通過模擬電子開關選通一路送往A/D轉換電路進行信號采集，模擬開關選用的是ADG706，可通過4位二進制地址線A[3：0]實現16路通道選通，開關的切換速度[9]可達50 ns。

采集8路頻率為50 kHz的速變信號和4路采樣頻率為10 kHz的緩變信號，轉換精度為8位，總采樣率為280 kHz，由于AD7767最高采樣率只有128 kHz，無法滿足采樣要求，所以選取12位并行逐次逼近型AD7492作為A/D轉換器，其最高采樣率達到1.25 MSPS，具有功耗低、速度高等特點，滿足設計要求。原理圖如圖5所示。

2.5 PCM接收電路設計

由于遙測系統(tǒng)以DS26C32產生RS 422差分電平方式進行數據發(fā)送，所以接收端采用RS 422差分接收芯片將串行數據寫入FPGA內部FIFO進行緩存。長線傳輸考慮線上阻抗，設計中選用100 Ω電阻差分線匹配電阻[7]。數字量接收電路原理圖如圖6所示。

2.6 實時監(jiān)測單元設計

實時監(jiān)測時，由于發(fā)送和接收口速率不匹配，不能直接將采編后數據回傳上位機，選取容量較大的FIFO芯片IDT72V19160實現模擬量和數字量的緩存[9]。該芯片容量為64 kB，速度可達100 MHz。

3 系統(tǒng)軟件設計

3.1 模擬量數據混合編幀

混合編幀按照模擬量采樣頻率的倍數關系進行采樣，3路加速度計的采樣率為1 kHz，4路緩變信號采樣率為10 kHz，8路速變信號為50 kHz，選取加速度信號作為基準，加速度信號出現1次，緩變信號出現10次，速變信號出現50次，編幀表如表1所示。表1中：SB1～SB4、HB1～HB8和AS11～AS23分別表示速變信號、緩變信號和加速度計信號；AS11，AS12和AS13分別是第一路加速度信號的高8位、中8位和低8位，共24位數據；在一幀數據內增加緩變小幀標志14 6F和幀標志EB 90。

3.2 PCM數據接收和緩存

PCM數據流的每一個數據都對應CLK時鐘，每幀數據與一個幀同步信號對應，在時鐘上升沿對應數據開始位，接收端根據判斷上升沿接收數據，將數據依次移入8位數據寄存器實現串并轉換，方便后續(xù)編幀。將PCM數據直接緩存到FPGA內部RAM塊，通過調用IP核來實現[10]，如圖8所示，將深度設為2 048即可實現2 kB緩存的調用。

3.3 數據實時監(jiān)測的實現

模擬量數據添加幀頭0x5A和0x55，PCM解碼數據添加幀頭0x14和0x67。實時監(jiān)測選擇挑幀回傳的方式，將接收到的模擬量和數字量每隔一定容量向回傳上位機界面顯示。將模擬數據和解碼后PCM的數據各取252 B寫入緩存FIFO。根據FIFO讀/寫數據有先進先出的工作特點，如果采用判半滿標志的方式來進行數據讀取，則在切換通道時，緩存中的數據仍為通道切換前的數據直接上傳至上位機，導致數據分析過程出錯，不宜采用；而采用判空標志的方式來讀取數據，當緩存中有數據時即可將其讀出，并通過長線上傳至上位機。因此，本設計采用判空有效來實現數據讀取。

4 測試結果顯示

圖9為讀取的一幀模擬量數據，模擬量數據的幀頭標志位EB 90， 14 6F為緩變信號小幀標志，用來區(qū)分速變信號、緩變振動信號和加速度信號。

圖10為上位機回讀到的模擬量數據與PCM數據，模擬量數據的幀頭標志為5A 55，PCM數據的幀頭標志為14 67，幀頭標志之間有256 B的數據。經上位機讀取對比，與測試臺發(fā)送的PCM數據一致，滿足PCM接收解碼的要求。

5 結 語

本文設計的采編系統(tǒng)采用模塊化的思想，完成模擬量和數字量的采集和實時監(jiān)測功能，各項指標滿足任務要求，任務要求全部實現?，F已成功應用于某模型彈上試驗，工作性能穩(wěn)定。

參考文獻

[1] 祝常紅.數據采集與處理技術[M].北京：電子工業(yè)出版社，2008.

ZHU Changhong. Data acquisition and processing technology [M]. Beijing： Publishing House of Electronics Industry， 2008.

[2] 王明泉.信號與系統(tǒng)[M].北京：科學出版社，2008.

WANG Mingquan. Signal and system [M]. Beijing： Science Press， 2008.

[3] JOHNSON H， GRAHAM M. High?speed digital design [M]. Beijing： Publishing House of Electronics Industry， 2010.

[4] Xilinx Inc. Spartan?III 2.5V FPGA family： complete data sheet [M]. San Jose： Xilinx Inc.， 2013.

[5] HIKAWA H. FPGA implementation of self organizing map with digital phase locked loops [J]. Neural networks， 2005， 18（5/6）： 514?522.

[6] 李瑩，蘇淑靖.一種高精度多通道數據采集存儲電路的設計[J].電視技術，2013，37（19）：91?95.

LI Ying， SU Shujing. The design of a high?precision multi?channel data acquisition and storage circuit [J]. Video engineering， 2013， 37（19）： 91?95.

[7] 江民俊，王琪，宮明廣，等.基于FPGA與ARM9平臺的彈上遙測采編系統(tǒng)設計[J].計算機測量與控制，2010，18（11）：2591?2592.

JIANG Minjun， WANG Qi， GONG Mingguang， et al. Design of onboard telemetry acquisition system based on FPGA and ARM9 platform [J]. Computer measurement &； control， 2010， 18（11）： 2591?2592.

[8] 鄭燕露.飛控數據記錄器及單元測試裝置的研制[D].太原：中北大學，2012.

ZHENG Yanlu. Design and fabrication of flight?control data recorder and unit test device [D]. Taiyuan： North University of China， 2012.

[9] 于海，樊曉椏.基于FPGA異步FIFO的研究與實現[J].微電子學與計算機，2007，24（3）：210?213.

YU Hai， FAN Xiaoya. Research and implementation of asynchronous FIFO based on FPGA [J]. Microelectronics &； computer， 2007， 24（3）： 210?213.

[10] 黃萬偉.Xilinx FPGA應用進階：通用IP核詳解和設計開發(fā)[M].北京：電子工業(yè)出版社，2014.

HUANG Wanwei. Xilinx FPGA application advancement： explanation of universal IP core and its design and development [M]. Beijing： Publishing House of Electronics Industry， 2014.