數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教學(xué)改革及探索

王 晴，劉宏偉，張彥航，陳惠鵬，許 磊

（哈爾濱工業(yè)大學(xué) 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院，黑龍江 哈爾濱 150001）

1 數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)改革思路

數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程是計(jì)算機(jī)大類的一門基礎(chǔ)性課程，教學(xué)目的是培養(yǎng)和提高計(jì)算機(jī)專業(yè)人才的抽象思維能力及邏輯設(shè)計(jì)能力[1-2]。哈工大計(jì)算機(jī)學(xué)院秉承著以學(xué)生為主體、以課程為核心、以激勵(lì)學(xué)生的創(chuàng)造性思維為目標(biāo)的實(shí)驗(yàn)教學(xué)思路，實(shí)驗(yàn)教學(xué)與理論課程采用點(diǎn)面結(jié)合、配合緊密、循序漸進(jìn)的方式，以期提高學(xué)生的計(jì)算思維能力和自主創(chuàng)新能力，全方位地培養(yǎng)學(xué)生的工程素質(zhì)和研究素質(zhì)。同時(shí)為了提高通識(shí)教育與專業(yè)教育的契合度[3-5]，2016年制定的新版《本科生培養(yǎng)方案》，數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程在實(shí)踐層面做出了多項(xiàng)改革舉措，擴(kuò)充知識(shí)點(diǎn)覆蓋深度和廣度，突出理論知識(shí)的實(shí)踐應(yīng)用，更加注重學(xué)生邏輯思維能力、解決復(fù)雜工程問(wèn)題的能力以及終身學(xué)習(xí)能力的鍛煉和培養(yǎng)。

2 數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)改革實(shí)踐

2.1 實(shí)驗(yàn)教學(xué)大綱改革

為了提高學(xué)生的創(chuàng)新和實(shí)踐能力，數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)”課程在新的教學(xué)大綱中逐步增加了實(shí)驗(yàn)項(xiàng)目和實(shí)驗(yàn)學(xué)時(shí)，并增大了綜合設(shè)計(jì)型實(shí)驗(yàn)項(xiàng)目的占比，如圖1所示。

圖1　實(shí)驗(yàn)學(xué)時(shí)、學(xué)分統(tǒng)計(jì)圖（2011—2017年）

2011—2014年，實(shí)驗(yàn)學(xué)時(shí)為12學(xué)時(shí)，共4次實(shí)驗(yàn)，每次實(shí)驗(yàn)包括4～6個(gè)實(shí)驗(yàn)項(xiàng)目，實(shí)驗(yàn)總成績(jī)占課程成績(jī)的20%（即20分）。實(shí)驗(yàn)內(nèi)容中，設(shè)置了綜合設(shè)計(jì)類型的實(shí)驗(yàn)項(xiàng)目，但由于課時(shí)的限制，內(nèi)容相對(duì)簡(jiǎn)單，重點(diǎn)放在設(shè)計(jì)方法的掌握及設(shè)計(jì)思維的培養(yǎng)上。為了彌補(bǔ)不足，課程總成績(jī)中增加了一項(xiàng)課后大作業(yè)的成績(jī)，占課程成績(jī)的10%（即10分），具體內(nèi)容為學(xué)生自行設(shè)計(jì)并實(shí)現(xiàn)一個(gè)獨(dú)立工作的數(shù)字系統(tǒng)。對(duì)于該部分，學(xué)生設(shè)計(jì)的居多，真正實(shí)現(xiàn)的較少，教學(xué)效果有一定瑕疵。

為了突出實(shí)驗(yàn)環(huán)節(jié)的重要性，2015年將實(shí)驗(yàn)學(xué)時(shí)增加至16學(xué)時(shí)，共6次實(shí)驗(yàn)，實(shí)驗(yàn)成績(jī)提高到29分，課后大作業(yè)仍占10分。此次改革中，單獨(dú)使用1.5學(xué)時(shí)作為一次綜合設(shè)計(jì)類的硬件實(shí)驗(yàn)考試，滿分5分，具體內(nèi)容為設(shè)計(jì)實(shí)現(xiàn)一個(gè)七段數(shù)碼管顯示譯碼器，要求學(xué)生靈活運(yùn)用計(jì)數(shù)器、觸發(fā)器、譯碼電路等知識(shí)，獨(dú)立完成從設(shè)計(jì)、選片、連線、調(diào)試、排除故障到實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)的全過(guò)程。

為了進(jìn)一步提高學(xué)生解決實(shí)際問(wèn)題的能力，以及增強(qiáng)學(xué)生對(duì)于數(shù)字系統(tǒng)設(shè)計(jì)過(guò)程全面掌控的能力，2017年將綜合設(shè)計(jì)類型的實(shí)驗(yàn)學(xué)時(shí)增加至6學(xué)時(shí)，新增一項(xiàng)FPGA綜合設(shè)計(jì)類型的實(shí)驗(yàn)，滿分15分，要求學(xué)生采用自頂向下的思想，使用硬件描述語(yǔ)言的手段，在FPGA平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)一個(gè)完整的電子系統(tǒng)，具體內(nèi)容及考核形式見(jiàn)3.1節(jié)。

2.2 實(shí)驗(yàn)內(nèi)容改革

2017年，數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程為了提高學(xué)生參與實(shí)驗(yàn)教學(xué)的自主度，體現(xiàn)以學(xué)生為本的理念，在實(shí)驗(yàn)項(xiàng)目、實(shí)驗(yàn)類型等方面做了相應(yīng)的改革。主要措施是提高了綜合設(shè)計(jì)類型實(shí)驗(yàn)項(xiàng)目的占比，增加了選做實(shí)驗(yàn)的比例，使得不同程度的學(xué)生在實(shí)驗(yàn)課上能夠根據(jù)自身情況有的放矢，突出個(gè)性化培養(yǎng)的重要性。

表1所示為2017年春季學(xué)期數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程的實(shí)驗(yàn)項(xiàng)目列表。課程實(shí)驗(yàn)學(xué)時(shí)16學(xué)時(shí)，共6次實(shí)驗(yàn)，其中2次為綜合設(shè)計(jì)型實(shí)驗(yàn)；在其他4次實(shí)驗(yàn)中，設(shè)計(jì)型實(shí)驗(yàn)項(xiàng)目有12項(xiàng)，占實(shí)驗(yàn)項(xiàng)目總數(shù)的63.2%，選做實(shí)驗(yàn)項(xiàng)目共7項(xiàng)，占實(shí)驗(yàn)項(xiàng)目總數(shù)的36.8%。從表1中可見(jiàn)，設(shè)計(jì)類的實(shí)驗(yàn)項(xiàng)目數(shù)量比例較大，且給出的選做實(shí)驗(yàn)項(xiàng)目范圍也較大。

2.3 實(shí)驗(yàn)環(huán)境改革

2011年，計(jì)算機(jī)學(xué)院根據(jù)當(dāng)時(shí)的培養(yǎng)方案要求，自主開(kāi)發(fā)設(shè)計(jì)了一套能夠完成中規(guī)模芯片硬件連線設(shè)計(jì)和FPGA可重構(gòu)編程設(shè)計(jì)兩種設(shè)計(jì)方式的實(shí)驗(yàn)平臺(tái)，設(shè)計(jì)框圖如圖2所示。實(shí)驗(yàn)平臺(tái)分為硬件電路實(shí)驗(yàn)部分、信號(hào)源及信號(hào)檢測(cè)部分、FPGA可編程部件下載運(yùn)行部分，其中，硬件電路實(shí)驗(yàn)部分和信號(hào)源及信號(hào)檢測(cè)部分主要完成硬件實(shí)驗(yàn)，實(shí)驗(yàn)方式是硬件連線；FPGA可編程部件下載運(yùn)行部分配置FPGA芯片，主要完成FPGA實(shí)驗(yàn)，實(shí)驗(yàn)方式是使用硬件描述語(yǔ)言設(shè)計(jì)并下載。

圖2　數(shù)字邏輯實(shí)驗(yàn)平臺(tái)設(shè)計(jì)框圖

基于平臺(tái)框圖設(shè)計(jì)，計(jì)算機(jī)學(xué)院與廠家合作量產(chǎn)了適合課程實(shí)驗(yàn)的SD2100數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)箱，實(shí)驗(yàn)臺(tái)面板如圖3所示，其中，硬件電路實(shí)驗(yàn)部分能夠完成基本門電路實(shí)驗(yàn)、觸發(fā)器實(shí)驗(yàn)、計(jì)數(shù)器實(shí)驗(yàn)、交通燈實(shí)驗(yàn)等多種常用電路實(shí)驗(yàn)；FPGA可編程部分最主要的器件是1片XILINX公司的XC3S500E芯片和64K×16位的RAM芯片構(gòu)成的50萬(wàn)門邏輯電路核心板，能夠支持FPGA實(shí)驗(yàn)調(diào)試、下載及運(yùn)行的完整流程。

圖3　SD2100實(shí)驗(yàn)箱

隨著近幾年可編程器件的飛速發(fā)展，老實(shí)驗(yàn)臺(tái)上配置的XC3S500E芯片已經(jīng)逐漸不能適應(yīng)新的硬件市場(chǎng)。為了保持實(shí)驗(yàn)手段的先進(jìn)性，促進(jìn)學(xué)生在校學(xué)習(xí)與工作后的無(wú)縫連接，2016年，我們購(gòu)置了450套口袋實(shí)驗(yàn)室開(kāi)發(fā)板，其上配置了XILINX公司的XC7A35T-1CSG324C芯片，以此代替SD2100實(shí)驗(yàn)臺(tái)中原有的FPGA部分。開(kāi)發(fā)板外觀如圖4所示，具有大容量、高性能的特點(diǎn)，能實(shí)現(xiàn)更加復(fù)雜的設(shè)計(jì)內(nèi)容，且體積小巧，攜帶方便，利于隨時(shí)隨地使用。

圖4　FPGA口袋開(kāi)發(fā)板

表1　課程實(shí)驗(yàn)項(xiàng)目列表（2017年）

在實(shí)驗(yàn)課堂以外，為了支持學(xué)生在沒(méi)有實(shí)際FPGA開(kāi)發(fā)板的情況下，也能夠在遠(yuǎn)程使用真實(shí)的開(kāi)發(fā)板，計(jì)算機(jī)學(xué)院搭建了硬件類遠(yuǎn)程虛擬實(shí)驗(yàn)平臺(tái)，如圖5所示。文獻(xiàn)[6]詳細(xì)介紹了該平臺(tái)的架構(gòu)及特色，該平臺(tái)已在哈爾濱工業(yè)大學(xué)計(jì)算機(jī)學(xué)院及軟件學(xué)院的本科教學(xué)中完成試點(diǎn)應(yīng)用，取得一定成效，正逐步推廣使用。遠(yuǎn)程硬件平臺(tái)實(shí)現(xiàn)了硬件類課程“遠(yuǎn)實(shí)近虛、以虛補(bǔ)實(shí)、以實(shí)驗(yàn)虛”實(shí)驗(yàn)教學(xué)模式[7]，彌補(bǔ)了硬件實(shí)驗(yàn)課堂時(shí)間緊、任務(wù)重的缺點(diǎn)，有效提高了實(shí)驗(yàn)教學(xué)效果。

圖5　遠(yuǎn)程虛擬平臺(tái)

3 實(shí)驗(yàn)教學(xué)改革效果

自2015—2017年，課程實(shí)驗(yàn)經(jīng)歷了3次重要的改革，其中力度最大的當(dāng)屬FPGA綜合設(shè)計(jì)類實(shí)驗(yàn)。該項(xiàng)實(shí)驗(yàn)以提高學(xué)生實(shí)驗(yàn)興趣和創(chuàng)新能力為出發(fā)點(diǎn)，在實(shí)驗(yàn)方式和成績(jī)?cè)u(píng)定方面變化較大。

3.1 FPGA綜合設(shè)計(jì)實(shí)驗(yàn)的實(shí)施方式

FPGA綜合設(shè)計(jì)實(shí)驗(yàn)共提供9個(gè)實(shí)驗(yàn)項(xiàng)目，并鼓勵(lì)學(xué)生自擬題目，要求學(xué)生使用硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)一個(gè)完整的數(shù)字系統(tǒng)，并能夠在開(kāi)發(fā)板上演示功能。實(shí)驗(yàn)方式采取課后設(shè)計(jì)實(shí)現(xiàn)、課上評(píng)定成績(jī)的方式。最后一次實(shí)驗(yàn)課時(shí)，要求學(xué)生帶著實(shí)現(xiàn)成功的系統(tǒng)，在開(kāi)發(fā)板上現(xiàn)場(chǎng)演示各項(xiàng)功能，并回答老師的提問(wèn)。實(shí)驗(yàn)教師則根據(jù)系統(tǒng)完成情況及答辯表現(xiàn)，當(dāng)堂給出實(shí)驗(yàn)分?jǐn)?shù)。這樣一種成績(jī)?cè)u(píng)定方式與傳統(tǒng)實(shí)驗(yàn)課有所區(qū)別，更類似于畢業(yè)答辯的形式，需要學(xué)生對(duì)實(shí)驗(yàn)內(nèi)容有更為深刻的理解。

3.2 實(shí)驗(yàn)項(xiàng)目實(shí)例

以電梯控制器的設(shè)計(jì)為例，要求設(shè)計(jì)一個(gè)電梯控制器的數(shù)字電路，能夠模擬出日常生活中電梯在1～9層樓之間上行、下行的功能，不同學(xué)生的設(shè)計(jì)成果各具特點(diǎn)，體現(xiàn)了不同的創(chuàng)造性思維。

3.2.1 行為級(jí)建模設(shè)計(jì)

圖6所示的學(xué)生設(shè)計(jì)中，直接利用邏輯語(yǔ)句實(shí)現(xiàn)，沒(méi)有設(shè)計(jì)其他器件。這種設(shè)計(jì)屬于行為級(jí)建模方式，描述了邏輯電路的輸入—輸出模型，而忽略了電路底層的內(nèi)部實(shí)現(xiàn)和物理細(xì)節(jié)[8]。

圖6 行為級(jí)建模設(shè)計(jì)框圖

3.2.2 模塊化的設(shè)計(jì)

圖7所示的設(shè)計(jì)使用自頂向下的設(shè)計(jì)方法，將各個(gè)功能模塊化[9]，其中，Timediv模塊將系統(tǒng)原有100MHZ的頻率分頻為100HZ，Getled模塊輸出每個(gè)樓層數(shù)對(duì)應(yīng)的數(shù)碼管形狀，Main模塊負(fù)責(zé)判斷電梯運(yùn)行狀態(tài)及控制電梯運(yùn)行方式，test主框架模塊將所有模塊連接起來(lái)，同時(shí)利用視覺(jué)延遲顯示出所有七段數(shù)碼管的形狀。該種設(shè)計(jì)方式集成度較高，維護(hù)起來(lái)也較為簡(jiǎn)單。

3.2.3 基于IP核的設(shè)計(jì)

圖8所示為基于IP核的學(xué)生設(shè)計(jì)，學(xué)生將器件功能提煉并編碼實(shí)現(xiàn)，再封裝成自定義的IP核，大大提高了效率。利用IP核設(shè)計(jì)電子系統(tǒng)，引用方便，修改基本元件的功能容易，適合長(zhǎng)期進(jìn)行硬件開(kāi)發(fā)設(shè)計(jì)的人員[10]。

通過(guò)3個(gè)實(shí)例，我們看到，盡管題目設(shè)計(jì)要求相同，但是選擇同樣題目的學(xué)生的設(shè)計(jì)方式和最終設(shè)計(jì)成果都不盡相同，這充分體現(xiàn)出該類型的實(shí)驗(yàn)對(duì)于學(xué)生自主創(chuàng)新精神和實(shí)踐能力的培養(yǎng)成效。

圖7　模塊化的設(shè)計(jì)框圖

圖8 基于IP核的設(shè)計(jì)框圖

3.3 實(shí)驗(yàn)成績(jī)分析

圖9為2017年春季學(xué)期FPGA綜合設(shè)計(jì)實(shí)驗(yàn)現(xiàn)場(chǎng)答辯演示部分（滿分10分）的成績(jī)分布情況，橫坐標(biāo)軸刻度表示成績(jī)分?jǐn)?shù)區(qū)間，縱坐標(biāo)軸表示該分?jǐn)?shù)區(qū)間內(nèi)的人數(shù)，共統(tǒng)計(jì)392名學(xué)生的成績(jī)，9分以上者173名，占44.1%，6分以下者共54名，占13.7%。該項(xiàng)FPGA綜合設(shè)計(jì)實(shí)驗(yàn)成績(jī)的優(yōu)秀率為44.1%，及格率為86.3%，不及格率為13.7%。

圖9　FPGA綜合設(shè)計(jì)成績(jī)分布圖

從圖9中，我們看到該項(xiàng)實(shí)驗(yàn)的成績(jī)不符合一般的正態(tài)分布規(guī)律，成績(jī)分布在兩端的比例較大，中間較少，這與實(shí)驗(yàn)的實(shí)際情況是相符合的，實(shí)驗(yàn)成績(jī)真實(shí)地反映出了“會(huì)”與“不會(huì)”兩種學(xué)生的存在，對(duì)于優(yōu)秀學(xué)生起到激勵(lì)促進(jìn)作用，對(duì)于后進(jìn)學(xué)生起到督促鞭策作用，也能夠幫助一知半解的學(xué)生定位知識(shí)體系的薄弱環(huán)節(jié)，便于后續(xù)有針對(duì)性的學(xué)習(xí)。

此外，從實(shí)驗(yàn)成績(jī)來(lái)看，獲得優(yōu)秀的同學(xué)不在少數(shù)，實(shí)驗(yàn)完成的效果比較好，證明大部分學(xué)生具有獨(dú)立安裝調(diào)試簡(jiǎn)單的電子電路，以及計(jì)算機(jī)仿真軟件設(shè)計(jì)電子電路的能力。

4 實(shí)驗(yàn)教學(xué)改革設(shè)想

實(shí)驗(yàn)教學(xué)作為培養(yǎng)復(fù)合型人才的一個(gè)必經(jīng)過(guò)程，是高校教學(xué)體系中重要的組成部分，其教學(xué)質(zhì)量直接影響著人才培養(yǎng)的質(zhì)量[11]。數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程的實(shí)驗(yàn)教學(xué)仍然存在需要不斷改革的方面，在實(shí)驗(yàn)內(nèi)容和實(shí)驗(yàn)方式上都有待進(jìn)一步提升。

（1）實(shí)驗(yàn)項(xiàng)目難度階梯化?，F(xiàn)有的實(shí)驗(yàn)項(xiàng)目難度跨度大，尤其是FPGA設(shè)計(jì)類型的實(shí)驗(yàn)，由于受到實(shí)驗(yàn)學(xué)時(shí)的限制，課上只能進(jìn)行實(shí)驗(yàn)開(kāi)發(fā)環(huán)境的簡(jiǎn)單講解，而最后的綜合設(shè)計(jì)類實(shí)驗(yàn)較為復(fù)雜，但目前只能依靠學(xué)生課后自主學(xué)習(xí)。如果可以增加一個(gè)中間過(guò)渡難度的實(shí)驗(yàn)，使得各個(gè)實(shí)驗(yàn)項(xiàng)目復(fù)雜度能夠形成階梯化的遞進(jìn)形式，相信能夠取得更加良好的實(shí)驗(yàn)效果。

（2）鼓勵(lì)自定義IP核的累積。利用Vivado設(shè)計(jì)套件的IP集成器可以生成復(fù)雜系統(tǒng)設(shè)計(jì)[12]，然而目前的實(shí)驗(yàn)課上沒(méi)有時(shí)間講解IP核的封裝及使用方法，硬件中心實(shí)驗(yàn)教師錄制了幾個(gè)視頻教學(xué)內(nèi)容，方便學(xué)生課下學(xué)習(xí)。實(shí)驗(yàn)教師應(yīng)當(dāng)鼓勵(lì)學(xué)生多采用IP核的設(shè)計(jì)，如果學(xué)生們能夠養(yǎng)成良好的積累習(xí)慣，可以積累自己自定義的IP核，將前續(xù)課程的IP核應(yīng)用到后續(xù)課程的實(shí)驗(yàn)當(dāng)中，避免重復(fù)的勞動(dòng)量，在實(shí)驗(yàn)層面實(shí)現(xiàn)硬件系列課程的連通一貫性，同時(shí)也方便以后的課程學(xué)習(xí)和工作實(shí)戰(zhàn)。

5 結(jié) 語(yǔ)

目前，實(shí)驗(yàn)中心開(kāi)設(shè)的數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)課程實(shí)驗(yàn)采用硬件連線+FPGA設(shè)計(jì)兩種類型的實(shí)驗(yàn)手段，應(yīng)用硬件實(shí)驗(yàn)箱+真實(shí)虛擬平臺(tái)兩種實(shí)驗(yàn)平臺(tái)，利用教師課上教學(xué)+學(xué)生課下自學(xué)的手段，實(shí)現(xiàn)了課程實(shí)驗(yàn)的不斷提升。經(jīng)過(guò)實(shí)際教學(xué)實(shí)踐證明，實(shí)驗(yàn)中心不斷改革的多項(xiàng)措施，有效促進(jìn)了實(shí)驗(yàn)教學(xué)效果，提高了學(xué)生工程意識(shí)和系統(tǒng)觀的素養(yǎng)，體現(xiàn)了自主學(xué)習(xí)、合作學(xué)習(xí)及探究學(xué)習(xí)相結(jié)合的理念，值得進(jìn)一步推進(jìn)與完善。

參考文獻(xiàn)：

[1]Kosuke I.Digital logic design for computer science students[J]. Journal of Computing Sciences in Colleges, 2005(1): 212-219．

[2]韓建濤, 陳小天, 丁文霞. 加強(qiáng)實(shí)踐環(huán)節(jié)的數(shù)字邏輯設(shè)計(jì)教學(xué)[J]. 計(jì)算機(jī)教育, 2014(24): 59-61．

[3]崔金貴. 大學(xué)的卓越靈魂: 通識(shí)教育、教學(xué)改革與管理: 哈佛大學(xué)哈佛學(xué)院前院長(zhǎng)哈瑞·劉易斯教授訪談錄[J]. 高校教育管理,2014(4): 1-6．

[4]R icardo H.Generally educated in the 21st Century: The importance of computer literacy in an under graduate curriculum[C]//Proceedings of the Western Canadian Conference on Computing Education.Richmond, British Columbia Canada, 2014: 1-5．

[5]何欽銘, 陸漢權(quán), 馮博琴.計(jì)算機(jī)基礎(chǔ)教學(xué)的核心任務(wù)是計(jì)算思維能力的培養(yǎng):《九校聯(lián)盟(C9)計(jì)算機(jī)基礎(chǔ)教學(xué)發(fā)展戰(zhàn)略聯(lián)合聲明》解讀[J]. 中國(guó)大學(xué)教學(xué), 2010(9): 5-9．

[6]張彥航, 劉宏偉, 陳惠鵬, 等. 基于FPGA的硬件類課程遠(yuǎn)程虛擬實(shí)驗(yàn)平臺(tái)[J]. 實(shí)驗(yàn)技術(shù)與管理, 2017, 34(1): 16-20．

[7]史建燾, 李秀坤, 張宏莉. 虛擬仿真云平臺(tái)下信息內(nèi)容安全實(shí)驗(yàn)課建設(shè)[J].實(shí)驗(yàn)技術(shù)與管理, 2017(4): 9-13．

[8]Michael D C. Verilog HDL高級(jí)數(shù)字設(shè)計(jì)[M]. 張雅綺, 李鏘, 譯. 北京: 電子工業(yè)出版社, 2007．

[9]Zainalabedin N. Verilog 數(shù)字系統(tǒng)設(shè)計(jì): RTL綜合、測(cè)試平臺(tái)與驗(yàn)證[M]. 2版. 李廣軍, 陳亦歐, 李林, 等, 譯. 北京: 電子工業(yè)出版社, 2007．

[10]Charles H R, Larry L K. 邏輯設(shè)計(jì)基礎(chǔ)[M]. 7版. 解曉萌, 楊清洪, 譯. 北京: 清華大學(xué)出版社, 2016．

[11]張春平, 胡慧. 教學(xué)型實(shí)驗(yàn)室建設(shè)與管理[J]. 實(shí)驗(yàn)技術(shù)與管理, 2017(4): 232-234．

[12]孟憲元, 陳彰林, 陸佳華. Xilinx新一代FPGA設(shè)計(jì)套件Vivado應(yīng)用指南[M]. 北京: 清華大學(xué)出版社, 2014．