TTL電平反推排錯(cuò)法在數(shù)電實(shí)驗(yàn)教學(xué)中的應(yīng)用

夏斯權(quán) 周亦敏 楊一波 譚愛國

摘要：針對(duì)傳統(tǒng)數(shù)字電子技術(shù)實(shí)驗(yàn)項(xiàng)目在學(xué)生設(shè)計(jì)與實(shí)現(xiàn)過程中容易出現(xiàn)故障，對(duì)經(jīng)常出現(xiàn)的問題進(jìn)行提煉總結(jié)，提出TTL電平反推法，根據(jù)輸出的實(shí)驗(yàn)現(xiàn)象一步一步向前反推，找出對(duì)應(yīng)的原狀態(tài)的致使條件，對(duì)的保留，不對(duì)的繼續(xù)反推前一級(jí)，找出錯(cuò)誤的根源。通過教學(xué)實(shí)踐，學(xué)生可以具備自行解決數(shù)電實(shí)驗(yàn)項(xiàng)目中常出現(xiàn)問題的能力，證明TTL電平反推排錯(cuò)法在數(shù)電實(shí)驗(yàn)教學(xué)應(yīng)用中具有可實(shí)施性。

關(guān)鍵詞：數(shù)字電子技術(shù)；實(shí)驗(yàn)；TTL電平

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)識(shí)碼：A DOI：10.3969/j.issn.1003-6970.2017.08.035

引言

數(shù)字電子技術(shù)是高等院校電類專業(yè)本科教學(xué)中一門重要的、實(shí)踐性強(qiáng)的專業(yè)基礎(chǔ)課。所有的理論體系都有對(duì)應(yīng)的實(shí)踐內(nèi)容，供教學(xué)使用。通過實(shí)踐環(huán)節(jié)的鍛煉，鞏固、加深學(xué)生們對(duì)所學(xué)理論知識(shí)的理解。通過走訪不同高校的電工電子實(shí)驗(yàn)室，對(duì)比實(shí)驗(yàn)教學(xué)內(nèi)容，許多高校開設(shè)的數(shù)電實(shí)驗(yàn)課現(xiàn)施行比較多的還是基于傳統(tǒng)的數(shù)模電路實(shí)驗(yàn)箱，數(shù)電實(shí)驗(yàn)箱上面有許多IC芯片插座，對(duì)應(yīng)的74系列芯片基本上都是雙列直插式的，選取不同引腳數(shù)，直接插接在引腳數(shù)量相對(duì)應(yīng)的芯片插座上，根據(jù)實(shí)驗(yàn)設(shè)計(jì)內(nèi)容，通過軟導(dǎo)線手工搭建對(duì)應(yīng)的實(shí)驗(yàn)項(xiàng)目。學(xué)生在數(shù)電實(shí)驗(yàn)課堂上，可以比較直觀的理解某個(gè)具體功能的實(shí)驗(yàn)，其外圍線路的連接，電源選取，對(duì)于每個(gè)芯片的外部結(jié)構(gòu)都會(huì)有一個(gè)清晰的認(rèn)識(shí)，

操作硬件的思維能力也會(huì)有明顯的鍛煉和提升。但是這樣傳統(tǒng)的搭建硬件電路實(shí)驗(yàn)，復(fù)雜的實(shí)驗(yàn)項(xiàng)目外接的導(dǎo)線多達(dá)上百條數(shù)，導(dǎo)線連接容易出錯(cuò)，實(shí)驗(yàn)現(xiàn)象不正確，而且學(xué)生在短時(shí)間內(nèi)很難找出錯(cuò)誤點(diǎn)的位置。筆者在實(shí)驗(yàn)教學(xué)過程中，總有學(xué)生在問這個(gè)怎么解決，或者有的學(xué)生就把接線全部拆除重接。遇到此類問題，許多教學(xué)研究者提出了新的思路，文獻(xiàn)對(duì)于數(shù)字電路實(shí)驗(yàn)采用現(xiàn)代Quartus II仿真工具進(jìn)行了實(shí)際研究，并與傳統(tǒng)實(shí)驗(yàn)方法進(jìn)行系統(tǒng)對(duì)比研究，基礎(chǔ)部分實(shí)驗(yàn)仍以數(shù)字電路實(shí)驗(yàn)箱為主要工具完成，對(duì)于復(fù)雜的數(shù)字電路設(shè)計(jì)實(shí)驗(yàn)使用Quartus II電路原理圖設(shè)計(jì)輸入及其仿真功能完成數(shù)字邏輯。文獻(xiàn)采用EDA技術(shù)自制了74系列芯片模擬器，通過讓學(xué)生使用芯片模擬器，使得學(xué)生理解數(shù)字電子技術(shù)和EDA之間的關(guān)系，培養(yǎng)了學(xué)

生理解數(shù)電原理的能力。文獻(xiàn)將FPGA技術(shù)引入數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)中，開發(fā)了基礎(chǔ)實(shí)驗(yàn)還有課程設(shè)計(jì)實(shí)驗(yàn)，改善了傳統(tǒng)實(shí)驗(yàn)教學(xué)模式，增強(qiáng)了實(shí)驗(yàn)的創(chuàng)新性。綜上所述，無論以傳統(tǒng)的數(shù)電教學(xué)模式，還是引入仿真或者高級(jí)的教學(xué)工具，我們還是缺少對(duì)數(shù)字電路連接排錯(cuò)的講解與總結(jié)，由于大多數(shù)高校還是以實(shí)驗(yàn)箱上連接芯片實(shí)現(xiàn)相關(guān)邏輯功能的基本操作，為此本文提出一種基于TTL電平反推排錯(cuò)法應(yīng)用到數(shù)電實(shí)驗(yàn)教學(xué)中去，通過輸出的實(shí)驗(yàn)現(xiàn)象一步一步向前反推找出錯(cuò)誤的位置，然后予以快速糾正，讓學(xué)生在極短的時(shí)間內(nèi)找出錯(cuò)誤之處，進(jìn)一步加強(qiáng)對(duì)電路和芯片結(jié)構(gòu)的理解。

1 常見錯(cuò)誤提煉

傳統(tǒng)的數(shù)電實(shí)驗(yàn)教學(xué)都是基于數(shù)電實(shí)驗(yàn)箱上的芯片來完成，圖1為上海理工大學(xué)電工電子實(shí)驗(yàn)中心數(shù)電教學(xué)實(shí)驗(yàn)箱，對(duì)應(yīng)芯片選型區(qū)域中擺放了多個(gè)14引腳74系列的芯片，在使用芯片完成實(shí)驗(yàn)內(nèi)容的時(shí)候注意避免基本錯(cuò)誤發(fā)生，下面提煉3個(gè)常見錯(cuò)誤。

（1）芯片工作電壓極性接反。

（2）多個(gè)芯片時(shí)，有遺漏芯片沒有外加工作電壓。

（3）芯片邏輯功能使用前沒有測試好壞。

學(xué)生使用芯片要對(duì)準(zhǔn)其管腳圖，找到對(duì)應(yīng)的電源管腳VCC和接地管腳GND，外加工作電壓——對(duì)應(yīng)連接，使用多個(gè)芯片時(shí)，確保使用的每一個(gè)芯片都要外加工作電壓，這里可以運(yùn)用電路等電位點(diǎn)原理把對(duì)應(yīng)芯片的電源管腳VCC串連在一^起引出一根導(dǎo)線到電源正極，接地管腳GND亦是如此引出一根線到電源負(fù)極。具體見圖2所示，這樣可以有效避免漏接現(xiàn)象。此外芯片邏輯功能測試主要按照對(duì)應(yīng)的門電路真值表進(jìn)行測試。每一塊芯片上實(shí)現(xiàn)同一個(gè)邏輯功能的門電路至少集成2個(gè)以上，每次實(shí)驗(yàn)時(shí)根據(jù)需求，用到就對(duì)其進(jìn)行測試。

2 TTL電平反推排錯(cuò)法原理

TTL電平反推排錯(cuò)法主要根據(jù)實(shí)踐電路的最終輸出現(xiàn)象對(duì)與否進(jìn)行應(yīng)用，電路輸出現(xiàn)象觀察主要是依據(jù)LED燈顯示或者數(shù)碼管顯示。因?yàn)閿?shù)電實(shí)驗(yàn)內(nèi)容的輸出現(xiàn)象有多個(gè)狀態(tài)，只要有一種狀態(tài)不對(duì)，整個(gè)搭建的電路設(shè)計(jì)就存在某些問題。TTL電平反推排除法以當(dāng)前錯(cuò)誤的輸出狀態(tài)為切人點(diǎn)，找出對(duì)應(yīng)門電路的輸出端口，如果要求的輸出為高電平，LED燈要點(diǎn)亮，這里使用萬用表20V直流檔位檢測該門電路的輸出對(duì)應(yīng)的輸入端口的電平高低，利用反推思路測試當(dāng)前門電路的邏輯功能，首先驗(yàn)證在當(dāng)前輸入電平的狀態(tài)下，輸出狀態(tài)對(duì)與否，對(duì)表明此部分芯片的門電路沒有問題，不對(duì)表明該門電路需要更換，在門電路沒有問題的情況下，需要找出該門電路輸出端對(duì)應(yīng)的輸入致使其輸出為低電平的端口，這些輸入端口有的是前級(jí)門電路的輸出，有的是邏輯電平開關(guān)輸入，需要注意一一區(qū)分，如果是前級(jí)門電路依據(jù)先前分析步驟重復(fù)反推測試即可，如果是邏輯電平開關(guān)，需要對(duì)準(zhǔn)原先設(shè)計(jì)的邏輯電路圖認(rèn)清輸入的高與低即可。排除的宗旨就是要抓住“反推”的核心思想，找出對(duì)應(yīng)的原狀態(tài)的致使條件，對(duì)的保留，不對(duì)的繼續(xù)反推前一級(jí)，找出錯(cuò)誤的根源。

3 TTL電平反推排除法應(yīng)用

為了更好的推廣這一^段，ib學(xué)生能夠自行掌握，下面分別在常用的實(shí)驗(yàn)項(xiàng)里選擇組合邏輯電路和時(shí)序邏輯電路兩個(gè)項(xiàng)目進(jìn)行反推排錯(cuò)說明，本文涉及的實(shí)例都是以上海理工大學(xué)電工電子實(shí)驗(yàn)中心的教學(xué)大綱為參考：

3.1 組合邏輯電路測試應(yīng)用

利用74系列138芯片與相關(guān)與非門實(shí)現(xiàn)奇偶校驗(yàn)器功能，實(shí)現(xiàn)輸入變量中有奇數(shù)個(gè)1輸出為1，偶數(shù)個(gè)1輸出為0。結(jié)合74LS138芯片的基本結(jié)構(gòu)分析真值表如表1所示，邏輯電路圖如圖3所示，芯片選用了三輸入的與非門芯片74LS10和四輸入的與非門芯片74LS20，還有一個(gè)主控芯片74LS138。

表1輸出數(shù)據(jù)是檢測奇偶校驗(yàn)器邏輯電路圖的依據(jù)，下面列舉表1両框數(shù)據(jù)作為反推實(shí)例，如Fl，F(xiàn)2輸出分別連接到兩個(gè)LED燈顯示，發(fā)現(xiàn)燈同時(shí)被點(diǎn)亮，對(duì)照電路實(shí)際的邏輯功能，可以清楚發(fā)現(xiàn)ABC的電平狀態(tài)為101，輸入有偶數(shù)個(gè)1，F(xiàn)1為高電平錯(cuò)誤，F(xiàn)2輸出正確，使用萬用表撥到20V直流檔位直接檢測F1所在的四輸入與非門，先檢測當(dāng)前輸入與輸出的邏輯狀態(tài)是否對(duì)應(yīng)，只要當(dāng)前的輸入滿足F1為高電平，可以排除四輸入的與非門正常工作，下面需要構(gòu)建TTL反推思想，正確狀態(tài)F1=0變成Fl=l，74LS138芯片三個(gè)輸入端口ABC=101時(shí)只有對(duì)應(yīng)的Y5輸出被選中低電平輸出，其余輸出都為高電平，對(duì)于四輸入與非門而言只要萬用表測量對(duì)應(yīng)的輸入或者74LS138芯片相關(guān)的輸出有低電平出現(xiàn)就可以找出錯(cuò)誤的位置。

3.2 時(shí)序邏輯電路測試應(yīng)用

利用74系列90芯片與相關(guān)與非門實(shí)現(xiàn)8421碼15進(jìn)制計(jì)數(shù)器功能。結(jié)合74LS90芯片的基本結(jié)構(gòu)分析計(jì)數(shù)器狀態(tài)轉(zhuǎn)換如圖4所示，邏輯電路圖如圖5所示，芯片選用了三輸入的與非門芯片74LS10和兩輸入的與非門芯片74LS00，還有兩個(gè)主控芯片74LS90。

圖4為15進(jìn)制計(jì)數(shù)器對(duì)應(yīng)的8421碼從初始0計(jì)數(shù)到14的狀態(tài)轉(zhuǎn)換過程，計(jì)數(shù)個(gè)位的74LS90主控芯片的脈沖信號(hào)輸入CP0需要外接單次脈沖源或者連續(xù)的10HZ以下的脈沖源。下面列舉圖4畫虛線方框的的狀態(tài)轉(zhuǎn)換過程作為反推實(shí)例，其過程類似于組合邏輯電路測試，但計(jì)數(shù)器屬于時(shí)序邏輯電路范疇，對(duì)于每一個(gè)狀態(tài)的變化需要一個(gè)下降沿的觸發(fā)才會(huì)發(fā)生改變，復(fù)雜程度有所提高。按圖5邏輯電路圖搭建15進(jìn)制計(jì)數(shù)器，正常計(jì)數(shù)是狀態(tài)10100到狀態(tài)00000轉(zhuǎn)變，具體狀態(tài)變化如圖6所示。

如果發(fā)生狀態(tài)10100到狀態(tài)10101轉(zhuǎn)變，連續(xù)給定下降沿脈沖，計(jì)數(shù)狀態(tài)持續(xù)到10011001后才回到0000（）000狀態(tài)，實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)，這時(shí)需要關(guān)注清零端是否正常工作。15進(jìn)制計(jì)數(shù)器從而00000到10100循環(huán)轉(zhuǎn)變，由于兩個(gè)74LS90芯片的清零端R0⑴、R0⑵在出現(xiàn)15這個(gè)數(shù)時(shí)對(duì)其進(jìn)行納秒級(jí)的清零動(dòng)作，所以查看計(jì)數(shù)過程中不會(huì)出現(xiàn)15這個(gè)數(shù)。這里需要在狀態(tài)出現(xiàn)10100時(shí)，手動(dòng)給定一個(gè)下降沿脈沖，通過示波器任意通道觀察兩對(duì)串接的清零端R0（l）、R0（2）的電位是否有瞬間高電平脈沖出現(xiàn)，如圖7所示，如果沒有出現(xiàn)，那么上一級(jí)兩輸入與非門同時(shí)出現(xiàn)高電平，找出連接三輸入與非門的輸出端口，測試當(dāng)前輸入與輸出狀態(tài)下的邏輯功能是否正確，找出錯(cuò)誤的位置。

4 結(jié)束語

本文結(jié)合筆者親身教學(xué)經(jīng)歷，提煉傳統(tǒng)的數(shù)電實(shí)驗(yàn)項(xiàng)目在學(xué)生設(shè)計(jì)與實(shí)現(xiàn)過程中經(jīng)常出現(xiàn)錯(cuò)誤，利用TTL邏輯電平反推法去分析實(shí)驗(yàn)項(xiàng)目在硬件實(shí)現(xiàn)過程中出錯(cuò)的位置，通過反復(fù)應(yīng)用實(shí)踐，學(xué)生可以快速找出線路中存在的問題，在加深了對(duì)實(shí)驗(yàn)項(xiàng)目的邏輯功能的理解的基礎(chǔ)上，進(jìn)一步提高了對(duì)于多種芯片的硬件結(jié)構(gòu)的熟悉，為后續(xù)的專業(yè)課和創(chuàng)新實(shí)踐課立下良好的基礎(chǔ)。