航天器用抗輻照FPGA器件需求型譜設(shè)計(jì)方法研究

陳佳怡，韓慶龍，祝名

（1.中國(guó)航天宇航元器件工程中心,北京 100094；2.中國(guó)空間技術(shù)研究院,北京 100094）

0 引言

目前在航天領(lǐng)域中,抗輻照FPGA已經(jīng)被大量地應(yīng)用于航天器的各個(gè)部分。在衛(wèi)星平臺(tái)上,關(guān)鍵的姿態(tài)控制等系統(tǒng)主要使用反熔絲型FPGA；遙測(cè)遙控等系統(tǒng)則大量地使用SRAM型抗輻照FPGA。隨著航天技術(shù)的不斷發(fā)展,未來(lái)對(duì)抗輻照FPGA器件的需求也會(huì)越來(lái)越大,需要針對(duì)FPGA器件的需求型譜進(jìn)行設(shè)計(jì),以增強(qiáng)自我保障和可持續(xù)發(fā)展能力；并積極地推動(dòng)航天器用FPGA器件的國(guó)產(chǎn)化進(jìn)程,提升航天器的核心競(jìng)爭(zhēng)力。文章從FPGA技術(shù)發(fā)展現(xiàn)狀和趨勢(shì)分析、FPGA器件當(dāng)前和未來(lái)需求分析和FPGA型譜指標(biāo)設(shè)計(jì)等方面出發(fā),對(duì)航天器用抗輻照FPGA器件的需求型譜設(shè)計(jì)方法進(jìn)行了研究,以實(shí)現(xiàn)航天器用抗輻照FPGA器件的標(biāo)準(zhǔn)化、系列化和國(guó)產(chǎn)化,推動(dòng)航天器用關(guān)鍵元器件的自主可控發(fā)展。

1 抗輻照FPGA器件的需求型譜設(shè)計(jì)原則

抗輻照FPGA器件的需求型譜的設(shè)計(jì)應(yīng)遵循以下幾個(gè)原則。

a）需求型譜的建立應(yīng)以實(shí)現(xiàn)自主可控為目標(biāo),形成一種包括設(shè)計(jì)、加工、封裝和測(cè)試在內(nèi)的國(guó)內(nèi)產(chǎn)品鏈,促進(jìn)宇航用抗輻照FPGA器件的自主可控發(fā)展[1]。

b）覆蓋航天器用抗輻照FPGA器件的當(dāng)前和未來(lái)需求。以少數(shù)的不同規(guī)格的產(chǎn)品,覆蓋當(dāng)前及未來(lái)對(duì)FPGA器件性能、封裝形式、可靠性和抗輻照性能等多個(gè)方面的需求[2]。

c）符合電子系統(tǒng)小型化的需求。應(yīng)充分地考慮器件的集成度和封裝形式,在性能、可靠性等指標(biāo)滿足要求的前提下選擇小型化封裝。

d）以成熟的元器件研制技術(shù)路線為主,既滿足當(dāng)前和未來(lái)的選用需求,又不盲目地追求性能指標(biāo)和技術(shù)的先進(jìn)性,確保型譜產(chǎn)品的可行性。

e）以國(guó)際主流產(chǎn)品參數(shù)指標(biāo)為基線,與國(guó)外對(duì)應(yīng)型號(hào)產(chǎn)品對(duì)標(biāo),開(kāi)展差異性的比較分析,充分地征求FPGA器件的用戶的意見(jiàn),確保型譜產(chǎn)品的可用性。

2 抗輻照FPGA器件的需求型譜設(shè)計(jì)方法

在設(shè)計(jì)航天器用抗輻照FPGA器件的需求型譜時(shí),應(yīng)充分地調(diào)研國(guó)內(nèi)外技術(shù)發(fā)展現(xiàn)狀和趨勢(shì)、航天器元器件當(dāng)前及未來(lái)的需求,在此基礎(chǔ)上設(shè)計(jì)型譜產(chǎn)品,并建立型譜樹(shù),具體的步驟如圖1所示。

2.1 器件現(xiàn)狀及未來(lái)趨勢(shì)

2.1.1 器件現(xiàn)狀

圖1 航天器用抗輻照FPGA器件的需求型譜設(shè)計(jì)流程

Altera和XILINX公司作為全球兩大主要可編程邏輯器件供應(yīng)商,其產(chǎn)品占全球總市場(chǎng)份額的80%以上,在高端FPGA領(lǐng)域中占有絕對(duì)的優(yōu)勢(shì)。由于SRAM型FPGA具有高邏輯密度、高性能、配置靈活和可重復(fù)編程等特點(diǎn),因此,目前高端FPGA產(chǎn)品無(wú)一例外地采用了這種結(jié)構(gòu)。高端FPGA產(chǎn)品不僅具有很高的邏輯密度,還集成了大量的專用部件。

這兩大公司的FPGA器件所采用的技術(shù)相類似,都是基于SRAM的LUT（查找表）架構(gòu)；宇航用抗輻照FPGA工藝從0.25 μm鋁布線發(fā)展到0.13 μm和65 nm銅布線,其系列化產(chǎn)品的邏輯容量涵蓋了從數(shù)萬(wàn)系統(tǒng)門的低端FPGA到千萬(wàn)系統(tǒng)門的高端FPGA,有利于航天用戶進(jìn)行應(yīng)用設(shè)計(jì)時(shí)的選型[3]。

a）XILINX公司的FPGA器件的特點(diǎn)

在航天應(yīng)用中,宇航級(jí)抗輻照大規(guī)模SRAM型FPGA器件主要由XILINX公司設(shè)計(jì)制造,XILINX公司采用冗余電路和判決器等設(shè)計(jì)加固技術(shù)來(lái)滿足空間應(yīng)用環(huán)境的要求。

目前,國(guó)際上性能最先進(jìn)的航天器用抗輻照FPGA是XILINX公司推出的Virtex-5系列FPGA器件中的XQR5VFX130型產(chǎn)品,該產(chǎn)品采用65 nm工藝、1.0 V內(nèi)核工作電壓。Virtex-5系列產(chǎn)品提供了 3種新型平臺(tái),每種平臺(tái)都在高性能邏輯、串行連接功能、信號(hào)處理和嵌入式處理性能方面實(shí)現(xiàn)了最佳平衡。其中,Virtex-5 LX平臺(tái)針對(duì)高性能邏輯進(jìn)行了優(yōu)化；Virtex-5 LXT平臺(tái)針對(duì)帶有低功耗串行連接功能的高性能邏輯進(jìn)行了優(yōu)化；Virtex-5 SXT平臺(tái)針對(duì)帶有低功耗串行連接功能的DSP和存儲(chǔ)器密集型應(yīng)用進(jìn)行了優(yōu)化。XQR5VFX130型SRAM FPGA設(shè)計(jì)有81 920個(gè)6輸入LUT和81 920個(gè)可編程寄存器,等效規(guī)模容量達(dá)1 300萬(wàn)門,還包括320個(gè)DSP功能塊和約10 Mbit/s RAM,以及18個(gè)時(shí)鐘管理模塊 （DCM和PLL）,最高時(shí)鐘頻率可達(dá)450 MHz以上。

在百萬(wàn)門級(jí)規(guī)模的宇航用抗輻照FPGA領(lǐng)域,XILINX公司推出了VirtexII系列抗輻照FPGA器件,包括100萬(wàn)門XQR2V1000、300萬(wàn)門XQR2V3000和600萬(wàn)門XQR2V6000,采用CMOS 0.15 μm工藝,1.5 V內(nèi)核工作電壓,抗電離輻射總劑量達(dá)200 krad（Si）,片內(nèi)提供了720～2 592 kbit嵌入式存儲(chǔ)器,8～16個(gè)時(shí)鐘管理模塊。此外,XQR2V系列FPGA還針對(duì)數(shù)字信號(hào)處理應(yīng)用,在其內(nèi)部集成了多個(gè)18-bit×18-bit硬件乘法器。

由于XILINX公司的抗輻照FPGA產(chǎn)品其單粒子翻轉(zhuǎn)閾值不超過(guò)3 MeV·cm2/mg,不滿足航天器件37 MeV·cm2/mg的標(biāo)準(zhǔn)要求,因此,XILINX公司推薦一種采用冗余電路和判決器等器件的設(shè)計(jì)加固技術(shù)來(lái)滿足空間應(yīng)用環(huán)境的要求,從而降低了器件的性能和可用資源總量,但增大了器件的功耗。

b）ACTEL公司的FPGA器件的特點(diǎn)

ACTEL公司的FPGA產(chǎn)品以反熔絲結(jié)構(gòu)和Flash結(jié)構(gòu)為主。反熔絲結(jié)構(gòu)的FPGA器件具有低功耗、高速和高可靠性等特點(diǎn),適合于惡劣的應(yīng)用環(huán)境,但是,由于反熔絲結(jié)構(gòu)的器件在配置上采用一次性燒寫 （OTP）方式,因此,與基于SRAM的FPGA相比,其易用性相對(duì)較低；同時(shí)其芯片的制造成本也相對(duì)較高,需要采用特殊的工藝。Flash結(jié)構(gòu)FPGA是ACTEL的一大特色,具有非易失性、掉電后數(shù)據(jù)不丟失的特點(diǎn),因此,其易用性較強(qiáng)；但是,由于工藝的限制,其邏輯容量還難以滿足現(xiàn)代大規(guī)模、高性能系統(tǒng)設(shè)計(jì)的要求。

RTAX-S/SL系列FPGA是一種基于反熔絲結(jié)構(gòu)的高速、低功耗器件,具有高可靠性的特點(diǎn),適合應(yīng)用于惡劣環(huán)境中。器件采用1.5 V內(nèi)核工作電壓,抗電離輻射總劑量達(dá)200 krad（Si）,提供400萬(wàn)系統(tǒng)門,540 kbits的嵌入式RAM。

縱觀各大FPGA生產(chǎn)廠商提出的FPGA空間應(yīng)用解決方案,ACTEL公司采用反熔絲工藝設(shè)計(jì)的FPGA具有良好的抗輻照特性,但是,由于采用了特殊工藝,生產(chǎn)成本很高；另外,反熔絲工藝的FPGA芯片只能進(jìn)行一次編程,導(dǎo)致其應(yīng)用的靈活性降低。針對(duì)廣泛使用的SRAM型FPGA的空間應(yīng)用,Altera公司提出了一種采用后臺(tái)CRC方式進(jìn)行錯(cuò)誤檢查的方法,以此來(lái)解決由于空間輻射效應(yīng)導(dǎo)致FPGA內(nèi)SRAM被改寫的問(wèn)題,這種措施只能進(jìn)行檢錯(cuò),無(wú)法在片內(nèi)實(shí)現(xiàn)糾錯(cuò),還需用戶在系統(tǒng)級(jí)進(jìn)行刷新電路設(shè)計(jì)；XILINX公司則推薦了一種采用冗余電路和判決器等器件的設(shè)計(jì)加固技術(shù)來(lái)滿足空間應(yīng)用環(huán)境要求的方法,要求對(duì)用戶電路進(jìn)行三模冗余設(shè)計(jì),并在系統(tǒng)級(jí)進(jìn)行刷新,從而降低了器件的性能和有效資源總量,但增大了器件的功耗。

c）Lattice公司的FPGA器件的特點(diǎn)

Lattice公司的FPGA產(chǎn)品的特色在于其部分產(chǎn)品系列中嵌入了Flash存儲(chǔ)器,形成了非易失性存儲(chǔ)器和基于SRAM的LUT相結(jié)合的FPGA,器件上電后數(shù)毫秒內(nèi)對(duì)系統(tǒng)進(jìn)行配置,從而節(jié)省了外部的配置器件及相關(guān)電路。但其器件的規(guī)模相對(duì)較小、邏輯密度低,不適用于復(fù)雜系統(tǒng)設(shè)計(jì)的高端應(yīng)用環(huán)境。例如:XP系列提供了非易失的Flash存儲(chǔ)器,提供23.6萬(wàn)系統(tǒng)門邏輯陣列、414 kbits嵌入式RAM和4個(gè)PLL。

在Lattice的ECP/EC系列FPGA產(chǎn)品中,為了提高邏輯密度,采用了完全基于SRAM的設(shè)計(jì),然而其邏輯密度仍落后于Altera和XILINX的同類產(chǎn)品。以Lattice ECP/EC為例,ECP/EC系列FPGA采用1.2 V內(nèi)核工作電壓,工作頻率為420 MHz；提供40萬(wàn)系統(tǒng)門邏輯陣列；4～8個(gè)DSP功能塊,最多可組成16個(gè)18-bit×18-bit乘法器；498 kbits的嵌入式RAM和4個(gè)PLL。

2.1.2 器件的未來(lái)發(fā)展趨勢(shì)

隨著先進(jìn)的深亞微米半導(dǎo)體生產(chǎn)工藝的應(yīng)用,FPGA器件的性能不斷地提高、功能不斷地豐富,可以滿足系統(tǒng)級(jí)設(shè)計(jì)工程的需要,目前FPGA的主流發(fā)展方向呈現(xiàn)出高密度、高性能和低功耗的特點(diǎn),片上資源的集成度得到了進(jìn)一步的提高,集成了更多的IP（Intellectual Property）模塊,向SoC FPGA的方向發(fā)展。

a）多維架構(gòu)的發(fā)展趨勢(shì)

大容量是FPGA發(fā)展的重點(diǎn)方向。采用深亞微米的半導(dǎo)體工藝后,每一次工藝升級(jí)帶來(lái)的優(yōu)勢(shì),都會(huì)在FPGA產(chǎn)品的功耗、頻率、密度和成本方面得到體現(xiàn)。隨著CMOS工藝的不斷發(fā)展,FPGA的集成規(guī)模亦同步增長(zhǎng),傳統(tǒng)的二維結(jié)構(gòu)導(dǎo)致的諸多弊端地逐漸地顯現(xiàn)出來(lái),包括:1）長(zhǎng)互連延時(shí)；2）時(shí)鐘同步困難；3）電源網(wǎng)絡(luò)的電壓降 （IR Drop）等問(wèn)題。迫切地需要引入新型工藝、新型體系結(jié)構(gòu)來(lái)解決FPGA在集成規(guī)模、速度和功耗等方面的發(fā)展瓶頸。2011年,XILINX宣布通過(guò)堆疊硅片互連 （SSI）技術(shù),將4個(gè)不同的FPGA芯片在無(wú)源硅中介層上并排互連,結(jié)合穿透硅通孔工藝（TSV:Through Silicon Vias）技術(shù)與微凸塊工藝,構(gòu)建了相當(dāng)于容量達(dá)2 000萬(wàn)門的可編程邏輯器件（Virtex 72 000 T）。SSI技術(shù)仍然是并排互連堆疊的2.5維集成,而非垂直堆疊的三維集成,由此卻預(yù)示了FPGA向多芯片、多維方向發(fā)展的趨勢(shì)。

b）系統(tǒng)功能級(jí)的發(fā)展趨勢(shì)

隨著半導(dǎo)體技術(shù)的進(jìn)步,各大廠商也在不斷地?cái)U(kuò)充FPGA片上集成資源,體現(xiàn)在FPGA上集成了越來(lái)越豐富的IP硬核和IP軟核:一方面是FPGA廠商將IP硬核 （指完成版圖設(shè)計(jì)的功能單元模塊）嵌入到FPGA器件中,另一方面是大力擴(kuò)充優(yōu)化的IP軟核,即利用硬件設(shè)計(jì)語(yǔ)言 （HDL:Hardware Design Language）設(shè)計(jì)并經(jīng)過(guò)綜合驗(yàn)證的功能單元模塊。IP硬核和軟核包括嵌入式處理器、可編程存儲(chǔ)器、高速收發(fā)器、嵌入式邏輯分析儀和復(fù)雜數(shù)字信號(hào)處理模塊等。這些片上集成資源都經(jīng)過(guò)驗(yàn)證和優(yōu)化,用戶在EDA工具的配合下,可直接利用這些預(yù)定義的IP核資源,有效地完成復(fù)雜的片上系統(tǒng)設(shè)計(jì)。

c）FPGA與SoC相互融合的發(fā)展趨勢(shì)

SoC FPGA器件將處理器和FPGA架構(gòu)集成在一塊器件上,目前這種先進(jìn)的器件不僅能保持FPGA和處理器獨(dú)立運(yùn)行時(shí)所具有的優(yōu)勢(shì),還能挖掘出處理器和FPGA整合后獨(dú)有的優(yōu)勢(shì),為系統(tǒng)設(shè)計(jì)帶來(lái)了多種益處,例如:更高的集成度、更低的功耗、更小的電路板,以及處理器與FPGA之間更高的帶寬通信[4]。

d）動(dòng)態(tài)可重構(gòu)的發(fā)展趨勢(shì)

FPGA的動(dòng)態(tài)可重構(gòu)技術(shù)是指在系統(tǒng)內(nèi)動(dòng)態(tài)地對(duì)芯片全部或部分邏輯資源進(jìn)行高速的重新配置,對(duì)其功能進(jìn)行變換,從而實(shí)現(xiàn)硬件的分時(shí)復(fù)用,使用較小規(guī)模的FPGA器件實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng)。目前比較常用的是FPGA的局部動(dòng)態(tài)重構(gòu),指在系統(tǒng)內(nèi)對(duì)器件的部分邏輯資源進(jìn)行重新配置,其余部分的邏輯功能不受影響。局部動(dòng)態(tài)重構(gòu)的方式減小了重構(gòu)范圍,可以大大地縮短配置時(shí)間,允許用戶在系統(tǒng)中對(duì)FPGA器件的功能進(jìn)行部分配置,大大地提高了FPGA的靈活性,可以應(yīng)用于硬件的遠(yuǎn)程升級(jí)、系統(tǒng)容錯(cuò)和通信平臺(tái)等設(shè)計(jì)中。

目前,傳統(tǒng)的、基于SRAM存儲(chǔ)結(jié)構(gòu)的FPGA進(jìn)行重構(gòu)至少需要毫秒量級(jí)的時(shí)間,無(wú)法滿足高速動(dòng)態(tài)可重構(gòu)技術(shù)的應(yīng)用要求?？梢灶A(yù)見(jiàn),一旦FPGA采用了新的存儲(chǔ)技術(shù)和架構(gòu),把重構(gòu)時(shí)間縮短至納秒量級(jí),能夠真正地實(shí)現(xiàn)高速電路的分時(shí)復(fù)用,則將會(huì)引發(fā)可編程邏輯器件和整個(gè)數(shù)字系統(tǒng)設(shè)計(jì)的巨大轉(zhuǎn)變[5]。

為了滿足系統(tǒng)不斷更新的性能指標(biāo)要求,反熔絲FPGA的系統(tǒng)等效門數(shù)已經(jīng)達(dá)到400萬(wàn)門,并不斷地向前發(fā)展。綜合地考慮,航天器用反熔絲FPGA的未來(lái)將主要朝著以下幾個(gè)方向發(fā)展。

1）反熔絲FPGA向系統(tǒng)化方向發(fā)展

由于受反熔絲工藝的限制,反熔絲FPGA的系統(tǒng)等效門數(shù)難以持續(xù)地?cái)U(kuò)大,需要采用新的設(shè)計(jì)思想不斷地向前發(fā)展。系統(tǒng)化就是一個(gè)主要的發(fā)展方向。反熔絲FPGA以其可編程性、非易失性等特點(diǎn),與CPU、DSP等諸多的系統(tǒng)模塊可以實(shí)現(xiàn)系統(tǒng)集成,從而形成更豐富的產(chǎn)品種類。編程性能好、抗輻射加固能力強(qiáng)的SoC產(chǎn)品,將具有更廣闊的應(yīng)用空間和市場(chǎng)前景,并更能適應(yīng)航天領(lǐng)域的不斷發(fā)展、不斷變化的需求。

2）抗輻射性能指標(biāo)不斷地提高

與其他電力、電子系統(tǒng)相比,航天器用反熔絲FPGA的應(yīng)用環(huán)境對(duì)器件的抗輻射性能的要求不斷地提高。由于反熔絲結(jié)構(gòu)對(duì)單粒子所具有的天然免疫力,反熔絲FPGA器件的抗輻射能力取決于其內(nèi)部其他MOS電路的抗輻射能力。隨著設(shè)計(jì)和工藝技術(shù)的不斷提升,反熔絲FPGA的抗輻射能力將得到進(jìn)一步的提高,并滿足航天領(lǐng)域?qū)Ω呖馆椛淠芰Φ囊蟆?/p>

2.2 型號(hào)需求分析

2.2.1 當(dāng)前需求分析

目前,在航天領(lǐng)域,高可靠性器件,特別是宇航級(jí)抗輻照FPGA在航天器的各個(gè)部分中得到大量的使用,例如:在衛(wèi)星平臺(tái)中,關(guān)鍵的控制系統(tǒng)使用的是反熔絲型FPGA；數(shù)據(jù)處理系統(tǒng)則大量地使用宇航級(jí)抗輻照SRAM型FPGA。

2.2.2 未來(lái)需求分析

隨著航天器研制技術(shù)的不斷發(fā)展,用戶技術(shù)指標(biāo)的不斷提高,功能集成和微小型化已經(jīng)成為了星載電子設(shè)備的主流趨勢(shì)。采用大容量、高密度和高性能的宇航級(jí)抗輻照FPGA,能夠使星載電子設(shè)備的體積減小、重量減輕、功耗降低,減小電路板的尺寸,減少焊盤數(shù)量,提高航天器承載有效載荷的能力和功效比,還有利于充分地利用冗余技術(shù)來(lái)提高系統(tǒng)的容錯(cuò)能力。

高端FPGA的海量數(shù)據(jù)并行處理和高速數(shù)據(jù)傳輸能力更是使得它非常適用于航天信號(hào)實(shí)時(shí)處理系統(tǒng)。以用于地球資源普查和海洋監(jiān)測(cè)的遙感衛(wèi)星為例,傳統(tǒng)的處理方式是將未經(jīng)處理的遙感圖像數(shù)據(jù)傳輸?shù)降孛婧笤龠M(jìn)行處理,并供給用戶去提取有用的信息,所以衛(wèi)星到地面的傳輸信息量很大,數(shù)據(jù)處理不夠及時(shí)。目前國(guó)外開(kāi)始采用一些具有定標(biāo)、輻射校正、幾何校正等預(yù)處理功能和具有分類、變化檢測(cè)、目標(biāo)識(shí)別、動(dòng)態(tài)感知等信息提取功能的星上數(shù)據(jù)處理系統(tǒng),以減少無(wú)效的數(shù)據(jù),緩解星上固存及數(shù)據(jù)傳輸?shù)膲毫?并已達(dá)到應(yīng)用階段。在載荷分系統(tǒng)中,星上數(shù)據(jù)處理技術(shù)的核心是數(shù)據(jù)處理算法和硬件實(shí)現(xiàn),需要構(gòu)建處理速度快、小型化、結(jié)構(gòu)簡(jiǎn)單穩(wěn)定的數(shù)據(jù)處理系統(tǒng)。綜合地考慮星上計(jì)算資源的約束,通過(guò)全方位權(quán)衡考慮,高速、大規(guī)模、高性能的FPGA是比較適合的硬件選擇,其高速的數(shù)據(jù)并行處理能力可以應(yīng)對(duì)星上海量數(shù)據(jù)處理的實(shí)時(shí)性要求。從性能指標(biāo)考慮,希望選擇系統(tǒng)時(shí)鐘頻率為300～500 MHz、 千萬(wàn)門級(jí)以上的FPGA芯片。

“十二五”期間,可編程器件市場(chǎng)仍保持年均30%以上的增長(zhǎng)速度,急需并長(zhǎng)期需要國(guó)產(chǎn)FPGA產(chǎn)品用于航天航空、信息安全和保密通信等領(lǐng)域?？梢灶A(yù)計(jì),未來(lái)航天器中FPGA器件的需求將繼續(xù)保持快速增長(zhǎng)的勢(shì)頭,并且迫切地需要千萬(wàn)門級(jí)規(guī)模以上的大容量、高密度和高性能的宇航級(jí)抗輻照FPGA。

2.3 需求型譜設(shè)計(jì)

根據(jù)航天器用FPGA的選用情況及未來(lái)需求調(diào)研結(jié)果,形成以下優(yōu)化原則,用于對(duì)抗輻照FPGA品種進(jìn)行壓縮和優(yōu)化:1）滿足抗輻照FPGA技術(shù)指標(biāo)的應(yīng)用需求；2）功能覆蓋所有的應(yīng)用范圍；3）在功能覆蓋的前提下盡量地用先進(jìn)的技術(shù)產(chǎn)品替代落后的技術(shù)產(chǎn)品；4）在功能覆蓋的前提下選擇小型封裝。

2.3.1 需求型譜的參數(shù)設(shè)計(jì)

根據(jù)編程方式的不同,抗輻照FPGA器件可分為SRAM型和反熔絲型兩類,故將編程方式作為第一特征參量；FPGA的規(guī)模容量為其主要性能指標(biāo),決定了產(chǎn)品的電路應(yīng)用環(huán)境,故選擇規(guī)模容量作為第二特征參量；最高工作頻率決定了應(yīng)用處理速率,故將其作為第三特征參量。由此形成了航天器用抗輻照FPGA需求型譜樹(shù),如圖2所示。

圖2 抗輻照FPGA需求型譜樹(shù)

2.3.2 需求型譜的關(guān)鍵指標(biāo)設(shè)計(jì)

a）抗輻照FPGA器件需求型譜的功能和性能指標(biāo)

功能和性能指標(biāo)應(yīng)包括:規(guī)模容量、系統(tǒng)工作頻率、工作電壓、關(guān)鍵IP核性能、內(nèi)嵌存儲(chǔ)器容量、全局時(shí)鐘網(wǎng)絡(luò)和封裝形式。

b）抗輻照FPGA器件需求型譜的耐環(huán)境性

1）溫度特性

空間環(huán)境溫度的變化會(huì)影響FPGA元器件的性能參數(shù),進(jìn)而對(duì)元器件的正常工作產(chǎn)生影響。因此,需要對(duì)航天器用FPGA器件的溫度特性提出要求。參考國(guó)外軍級(jí)產(chǎn)品的溫度特性,要求型譜產(chǎn)品的工作溫度范圍為-55～125℃、貯存溫度范圍為-65～150℃。

2）抗輻照特性

FPGA器件在空間輻射應(yīng)用環(huán)境下,帶電粒子可能造成電離總劑量效應(yīng)、單粒子翻轉(zhuǎn)和單粒子鎖定。為了確保航天器用FPGA器件的可靠應(yīng)用,有必要對(duì)其提出抗輻照能力要求。因此,型譜產(chǎn)品的抗輻照能力應(yīng)滿足以下要求:抗電離總劑量能力≥100krad （Si）； 抗SEL的LET閾值≥75MeV·cm2/mg；反熔絲型FPGA單粒子翻轉(zhuǎn)LET閾值≥37 MeV·cm2/mg；單粒子翻轉(zhuǎn)加固SRAM型FPGA單粒子翻轉(zhuǎn)LET閾值≥15 MeV·cm2/mg；非單粒子翻轉(zhuǎn)加固SRAM型FPGA需要具備三模冗余加固工具,采用應(yīng)用加固措施后FPGA系統(tǒng)單粒子功能中斷＜1×10-5errors/device/day。

3）抗靜電能力

型譜產(chǎn)品的抗靜電能力應(yīng)大于2 000 V。

3 結(jié)束語(yǔ)

本文對(duì)航天器用抗輻照FPGA器件的需求型譜的設(shè)計(jì)方法進(jìn)行了研究,分析了FPGA技術(shù)的發(fā)展現(xiàn)狀和趨勢(shì),以及FPGA器件當(dāng)前和未來(lái)的需求,完成了抗輻照FPGA需求型譜參數(shù)設(shè)計(jì),對(duì)于實(shí)現(xiàn)航天器用抗輻照FPGA器件的標(biāo)準(zhǔn)化、系列化和國(guó)產(chǎn)化,推動(dòng)航天器用關(guān)鍵元器件的自主可控發(fā)展具有重要的意義。

[1]張磊,夏泓,李楠,等.航天器元器件需求型譜設(shè)計(jì)研究 [C]//中國(guó)科技集團(tuán)公司航天型號(hào)物資管理工作論壇, 北京,2015: 42-45.

[2]夏泓,李京苑,李應(yīng)選,等.航天元器件自主與可控概念及量化研究 [J].電子元件與材料,2013,32（7）:50-53.

[3]AVIONICS S C.Flight avionics hardware roadmap[R].National Aeronautics and Space Administration Langley Research Center,2014.

[4]施蘇明.ESA元器件需求管理與發(fā)展路線圖概況 [C]//中國(guó)航天元器件發(fā)展論壇,西安,2013:47-66.

[5]王長(zhǎng)龍.NASA航天飛行電子系統(tǒng)硬件路線圖的幾點(diǎn)啟示 [C]//中國(guó)航天元器件發(fā)展論壇,西安,2013:29-36.