一種基于遲滯比較器的鋸齒波產(chǎn)生電路

魏荷坪+孫江+陳向東

摘 要： 介紹一種基于TSMC 0.18 μm工藝設(shè)計(jì)的鋸齒波產(chǎn)生電路。傳統(tǒng)鋸齒波產(chǎn)生電路通常以比較器為核心結(jié)構(gòu)，采用恒流源充放電技術(shù)實(shí)現(xiàn)。為了獲得更快的響應(yīng)速度，設(shè)計(jì)了一款利用內(nèi)部正反饋原理實(shí)現(xiàn)的遲滯比較器來(lái)取代傳統(tǒng)比較器，同時(shí)改進(jìn)架構(gòu)，得到一種對(duì)電源電壓變化不敏感，具有較高頻率的鋸齒波產(chǎn)生電路。最終通過(guò)HSpice對(duì)電路進(jìn)行了仿真驗(yàn)證，在常溫下鋸齒波的頻率大約為7.5 MHz；同時(shí)當(dāng)電源電壓在2.5～4.5 V內(nèi)變化時(shí)，鋸齒波的頻率變化不超過(guò)0.12 MHz。

關(guān)鍵詞： 鋸齒波； 遲滯比較器； 正反饋； 恒流源； 快速響應(yīng)； 仿真驗(yàn)證

中圖分類號(hào)： TN423?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）04?0070?05

Abstract： A sawtooth wave generation circuit designed with TSMC 0.18 μm process is introduced. The traditional sawtooth wave generation circuit often takes the comparator as its core structure and is realized with the constant current source charging?discharging technology. To obtain faster response， a hysteresis comparator based on the internal positive feedback principle is designed to take place of the traditional comparator. The architecture is improved to obtain a high frequency sawtooth wave generation circuit insensitive to power supply voltage changes. The circuit was simulated and verified by HSPICE. The results show that the frequency of sawtooth wave at room temperature is about 7.5 MHz， and the frequency change is not more than 0.12 MHz when the power supply voltage changes from 2.5 V to 4.5 V.

Keywords： sawtooth wave； hysteresis comparator； positive feedback； constant current source； quick response； simulation verification

在現(xiàn)代產(chǎn)品中，PWM信號(hào)產(chǎn)生電路廣泛地應(yīng)用于開關(guān)電源、馬達(dá)驅(qū)動(dòng)和LED驅(qū)動(dòng)電路中[1]。而鋸齒波產(chǎn)生電路作為PWM信號(hào)產(chǎn)生電路的前級(jí)電路，大范圍地應(yīng)用于現(xiàn)代產(chǎn)品解決方案中，整個(gè)電路的性能強(qiáng)烈地依賴于鋸齒波發(fā)生器的電路性能。在傳統(tǒng)的解決方案中，采用普通比較器和帶隙基準(zhǔn)源產(chǎn)生對(duì)電源電壓變化和溫度變化不敏感的鋸齒波。由于受制普通比較器響應(yīng)時(shí)間的限制，較高頻率鋸齒波的產(chǎn)生成為設(shè)計(jì)難點(diǎn)。同時(shí)設(shè)計(jì)基準(zhǔn)電壓源需要占用較大芯片面積，從而不可避免地導(dǎo)致芯片成本的上升。因此設(shè)計(jì)一種簡(jiǎn)潔、具有較高頻率，對(duì)電源電壓和溫度變化不敏感的鋸齒波產(chǎn)生電路已經(jīng)迫在眉睫。本文將分析鋸齒波產(chǎn)生電路的設(shè)計(jì)原理和基于TSMC 0.18 μm工藝的具體電路實(shí)現(xiàn)。

1 鋸齒波產(chǎn)生的原理及其改進(jìn)結(jié)構(gòu)

1.1 傳統(tǒng)鋸齒波產(chǎn)生電路

如圖1所示的傳統(tǒng)鋸齒波產(chǎn)生電路通常分為3個(gè)部分：自偏置電流產(chǎn)生電路、比較器和恒流源充放電電路[2]。其中用I1，I2簡(jiǎn)化表示由自偏置電路產(chǎn)生的電流。

電路的基本原理為：初始時(shí)，假設(shè)比較器開始輸出的低電平使開關(guān)S1與S2斷開，此時(shí)VREF處于高的基準(zhǔn)電壓VREF1，同時(shí)電流源I1對(duì)電容CP進(jìn)行充電導(dǎo)致OSC節(jié)點(diǎn)的電壓線性上升；當(dāng)VOSC高于VREF1時(shí)比較器輸出的高電平使開關(guān)S1與S2閉合，此時(shí)VREF下降到較低的基準(zhǔn)值VREF0，由于開關(guān)閉合，電容CP上的電荷通過(guò)開關(guān)S1進(jìn)行泄放致使OSC節(jié)點(diǎn)的電壓快速下降；當(dāng)VOSC下降到VREF0時(shí)比較器輸出的低電平又使開關(guān)S1與 S2斷開，電路回到了初始假定狀態(tài)；從而通過(guò)恒流源對(duì)電容充電和電容通過(guò)開關(guān)的快速放電而在節(jié)點(diǎn)OSC處產(chǎn)生出鋸齒波。

由此可見如諸如文獻(xiàn)[2]所示的鋸齒波的頻率隨著電源電壓的變化而變化。還有第二個(gè)缺陷：從圖1中看出，若對(duì)于固定的電源電壓，由自偏置電路產(chǎn)生的充電電流與溫度有關(guān)，即使電源電壓固定不變，根據(jù)式（5）鋸齒波的頻率也會(huì)隨著溫度的變化而變化。第三個(gè)缺點(diǎn)如文獻(xiàn)[1]所示的普通比較器無(wú)法獲得較快的響應(yīng)速度，無(wú)法滿足較高頻的需求，即使能滿足較高頻率的需求，但卻需要較大的偏置電流，這違背了如今電路低功耗的發(fā)展趨勢(shì)。

1.2 改進(jìn)的鋸齒波產(chǎn)生電路

為了克服第1.1節(jié)所述的傳統(tǒng)鋸齒波電路的缺點(diǎn)，圖2顯示了一種鋸齒波產(chǎn)生電路的改進(jìn)方案。

根據(jù)式（8）可知，不同頻率的鋸齒波可以通過(guò)設(shè)計(jì)不同的K值來(lái)獲得。若使用普通比較器來(lái)充當(dāng)電路中的比較器結(jié)構(gòu)，在較高頻時(shí)，由于比較器的響應(yīng)時(shí)間慢，鋸齒波的線性度會(huì)大大降低。因此設(shè)計(jì)一款遲滯比較器，利用比較器的內(nèi)部正反饋獲得了較快的響應(yīng)速度，同時(shí)利用比較器的遲滯量能有效避免鋸齒波線性度的損失[3?4]。

2 電路單元模塊的設(shè)計(jì)endprint

2.1 偏置電路的原理

鋸齒波產(chǎn)生電路需要偏置電路為其提供偏置電流，圖3顯示一種產(chǎn)生負(fù)溫度系數(shù)電流的自偏置結(jié)構(gòu)[5]。

在常溫300 K時(shí)VEB1溫度系數(shù)為-2.2 mV/℃，于是根據(jù)式（10）可知，負(fù)溫度系數(shù)的偏置電流的產(chǎn)生可以通過(guò)在工藝庫(kù)中選擇具有正溫度系數(shù)的電阻來(lái)獲得[5]。然而此電路存在兩個(gè)兼并點(diǎn)：原點(diǎn)和期望的工作點(diǎn)。因此，需要由Q2，M8，M9，M10，R2，R3組成的啟動(dòng)電路來(lái)完成電路的啟動(dòng)。在電源上電時(shí)，M10的柵極電壓隨著電源電壓抬升最終使M10導(dǎo)通，電源通過(guò)M10向M6的柵極注入電荷，抬升M6柵極的電壓，使電路遠(yuǎn)離為零的兼并點(diǎn)。

同時(shí)在電路穩(wěn)定時(shí)，啟動(dòng)電路使M10的柵源電壓小于其閾值電壓，導(dǎo)致M10截止，所以電路的正常工作不受影響。M2分別與M3，M4，M5互為電流鏡，鏡像電流Icharge，Idivide和Ibias分別用作電容CP的充電電流、電阻分壓電流和遲滯比較器的偏置電流。

2.2 遲滯比較器的工作原理

遲滯比較器的設(shè)計(jì)可通過(guò)外部和內(nèi)部正反饋來(lái)實(shí)現(xiàn)，本文提出如圖4所示的利用內(nèi)部正反饋原理來(lái)實(shí)現(xiàn)遲滯的電路結(jié)構(gòu)[6?7]。其中M1與M2構(gòu)成差分對(duì)管，信號(hào)從M1和M2的柵極輸入。此電路存在兩種反饋路徑，通過(guò)M1與M2的共源節(jié)點(diǎn)的串聯(lián)電流負(fù)反饋為第一條，M5與M6柵級(jí)與漏級(jí)互連構(gòu)成的并聯(lián)電壓正反饋為第二條。

由于兩種反饋機(jī)制的存在，比較器遲滯的發(fā)生依賴于正反饋系數(shù)大于負(fù)反饋系數(shù)，即滿足[β6β7>1]時(shí)，遲滯將會(huì)出現(xiàn)（β6，β7別為M6，M7的寬長(zhǎng)比比值）[5]。需要特別說(shuō)明的是M5與M6構(gòu)成的串聯(lián)電壓正反饋，能夠在比較器的輸入信號(hào)與基準(zhǔn)電壓比較時(shí)，加速第一級(jí)的輸出節(jié)點(diǎn)[VO1]與[VO2]的電壓的上升或下降[3?4]。因此，在偏置相同的情況下，此電路將比普通比較器有更高的速度。遲滯比較器的延遲分析如圖5所示。

以下分析將推導(dǎo)有遲滯的轉(zhuǎn)折點(diǎn)方程。如圖6所示，當(dāng)Vp的輸入遠(yuǎn)低于Vn時(shí)，M1導(dǎo)通，M2截止，因此M6與M7將導(dǎo)通，M5與M8將截止，此時(shí)電流M4的漏級(jí)電流全部流過(guò)M1和M7。因此[VO1]是高電平，[VO2]是低電平。隨著Vp不斷向Vn靠近，M2的電流不斷增加，比較器翻轉(zhuǎn)發(fā)生在M2與M6的漏級(jí)電流相等時(shí)。

2.3 整體電路的設(shè)計(jì)

在完成各個(gè)電路模塊設(shè)計(jì)之后，圖8所示給出了鋸齒波產(chǎn)生電路的整體結(jié)構(gòu)。該電路主要分成了三個(gè)電路模塊。自偏置結(jié)構(gòu)及其啟動(dòng)電路為其他模塊提供偏置電流與偏置：恒流源充電電路和電阻分壓電路完成CP電容的充放電，由此在節(jié)點(diǎn)OSC處產(chǎn)生出鋸齒波：遲滯比較器作為電路的核心結(jié)構(gòu)比較輸入信號(hào)的差值產(chǎn)生輸出信號(hào)，并將它反饋回恒流源充電和電阻分壓電路，借此完成VREF高低電平的轉(zhuǎn)換和CP電容充放電的控制。正如第二章說(shuō)敘述的，此鋸齒波的頻率對(duì)電源電壓變化免疫，同時(shí)由于遲滯比較器引入的遲滯量和較快的速度，保證了鋸齒波高頻時(shí)良好的線性度。

3 電路仿真分析

3.1 電源電壓變化對(duì)鋸齒頻率的影響

如圖9所示，在典型模型下T=300 K時(shí)，電源電壓從2.5 V變化到4.5 V，步長(zhǎng)為0.1 V。觀察到鋸齒波頻率隨著電源電壓的增加在7.65 MHz與7.77 MHz之間變化，而傳統(tǒng)結(jié)構(gòu)產(chǎn)生的鋸齒波的頻率在幾百kHz內(nèi)變化，可看出此結(jié)構(gòu)產(chǎn)生的的鋸齒波的頻率有了較大提升。

3.2 不同溫度下的仿真結(jié)果

在3 V的電源電壓下，對(duì)鋸齒波溫度特性進(jìn)行了仿真分析。通過(guò)仿真觀察到隨著溫度的升高鋸齒波的頻率從8.08 MHz下降到6.89 MHz。這可能是由于電阻和電容的非理想效應(yīng)造成的，同時(shí)還可能是由于溝道長(zhǎng)度調(diào)制效應(yīng)導(dǎo)致充電電流與分壓電流不是絕對(duì)的成比例關(guān)系。

不同溫度下的鋸齒波頻率具體記錄數(shù)據(jù)如表1所示。

4 結(jié) 論

本文在傳統(tǒng)的鋸齒產(chǎn)生電路的基礎(chǔ)上基于TSMC 0.18 μm CMOS工藝設(shè)計(jì)了一種適合較高頻應(yīng)用的鋸齒波產(chǎn)生電路。重點(diǎn)研究了如何對(duì)傳統(tǒng)鋸齒波電路的改進(jìn)使它的頻率對(duì)電源電壓不敏感；同時(shí)為了使鋸齒波獲得較高的頻率，設(shè)計(jì)了一種遲滯比較器，利用內(nèi)部正反饋原理和比較器的遲滯量，獲得了較高頻率和線性度良好的鋸齒波。最后通過(guò)HSpice仿真驗(yàn)證了設(shè)計(jì)構(gòu)想，得到一種可在2～5 V電源電壓下工作頻率約為7.5 MHz的鋸齒波。

注：本文通訊作者為孫江。

參考文獻(xiàn)

[1] 周前能，王黎，李紅娟，等.一種適用于DC?DC開關(guān)電源的鋸齒波振蕩器設(shè)計(jì)[J].重慶郵電大學(xué)學(xué)報(bào)，2013，25（4）：432?436.

ZHOU Qianneng， WANG Li， LI Hongjuan， et al. A design of sawtooth wave oscillator suitable for DC?DC switching power supply [J]. Journal of Chongqing University of Posts and Telecommunications， 2013， 25（4）： 432?436.

[2] 馬田華，蔣國(guó)平，王利.一種CMOS鋸齒波振蕩電路的設(shè)計(jì)[J].電子質(zhì)量，2004（11）：64?65.

MA Tianhua， JIANG Guoping， WANG Li. Design of a CMOS sawtooth?wave oscillator circuit [J]. Electronics quality， 2004（11）： 64?65.

[3] ZHANG F， YANG Z， FENG W， et al. A high speed CMOS transmitter and rail?to?rail receiver [C]// Proceedings of IEEE International Symposium on Electronic Design， Test and Applications. Hong Kong： IEEE， 2008： 67?70.endprint

[4] LEE S M， SONG T， CHO C， et al. Enhanced input range dynamic comparator for pipeline analogue?to?digital converter [J]. Electronics letters， 2009， 45（14） ： 728?730.

[5] DWIBEDY D， ALAPATI S， PATRI S， et al. Fully on chip low dropout （LDO） voltage regulator with improved transient response [C]// Proceedings of 2014 IEEE Region 10 Conference. Bangkok： IEEE， 2014： 1?5.

[6] LIN T， WANG M， GU W， et al. A wide?range and high?precision real?time calibration for dynamic comparator [C]// Proceedings of IEEE International Conference on Solid?State & Integrated Circuit Technology. Xian： IEEE， 2012： 1?3.

[7] LIN Y， DORIS K， HEGT H， et al. A dynamic latched comparator for low supply voltages down to 0.45 V in 65 nm CMOS [C]// Proceedings of IEEE International Symposium on Circuit and Systems. Seoul： IEEE， 2012： 2737?2740.

[8] MAN T Y， MOK P K T， CHAN M. A high slew?rate push?pull output amplifier for low?quiescent current low?dropout regulators with transient?response improvement [J]. IEEE transactions on circuits & systems ii express briefs， 2007， 54（9）： 755?759.

[9] ZHAN C， KI W H. Output?capacitor?free adaptively biased low?dropout regulators [J]. Electron devices & solid?state circuits， 2011， 57（5）： 1?4.

[10] WANG J P， JIANG J G， ZHOU X F. Less occupied and ultra?low noise LDO design [J]. Analog integrated circuits and signal processing， 2014， 81（2）： 453?459.endprint