高速光耦瞬態(tài)共模抑制性能的電路仿真方法

高會(huì)壯+王香芬+張芮+黃姣英

摘 要： 為了解決高速光電耦合器的瞬態(tài)共模抑制不能準(zhǔn)確測(cè)試的問題，研究了光耦的耦合機(jī)理和瞬態(tài)共模抑制的測(cè)試原理。利用仿真技術(shù)對(duì)電路功能及瞬態(tài)共模抑制評(píng)估電路的耦合參數(shù)（包括耦合電阻與耦合電容）進(jìn)行仿真和驗(yàn)證，分析了電路中的不同器件參數(shù)對(duì)仿真結(jié)果的影響，并且對(duì)得到的輸出波形的數(shù)據(jù)進(jìn)行讀取與分析。以HCPL?2611為例，使用大電阻和小電容并聯(lián)的模型模擬實(shí)際中的耦合情況，通過仿真分析確定了耦合電容的大小，驗(yàn)證了高速光耦瞬態(tài)共模抑制仿真方法的有效性。

關(guān)鍵詞： 瞬態(tài)共模抑制； PSpice仿真； 高壓脈沖； 耦合參數(shù)； 耦合電阻； 耦合電容

中圖分類號(hào)： TN364+.2?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）04?0060?05

Abstract： To resolve the problem that the common mode transient immunity （CMTI） of high?speed optocoupler cannot be accurately tested， the coupling mechanism of the optocoupler and the testing principle of CMTI are researched. The simulation technology is adopted to simulate and verify the circuit function and coupling parameters （including coupling resistance and coupling capacitance） of the CMTI evaluation circuit. The effects of different device parameters in the circuit on simulation results are analyzed， and the obtained data of output waveforms is read and analyzed. Taking HCPL?2611 as an example， the model of parallel connection of large resistance and small capacitance is adopted to simulate the coupling condition in practice. The size of coupling capacitance is determined and the effectiveness of high?speed optocoupler CMTI is verified by means of simulation analysis.

Keywords： common mode transient immunity； PSpice simulation； high?voltage pulse； coupling parameter； coupling resistance； coupling capacitance

0 引 言

高速光電耦合器作為數(shù)字隔離器件的一類，是以光作為傳輸媒介實(shí)現(xiàn)信號(hào)的傳輸，同時(shí)對(duì)信號(hào)進(jìn)行隔離。其原理是利用一個(gè)發(fā)光二極管LED將電信號(hào)首先轉(zhuǎn)化為光信號(hào)，而后經(jīng)過光敏管重新轉(zhuǎn)化為電信號(hào)并輸出，這種傳輸模式能夠?qū)⑤斎肱c輸出進(jìn)行有效的電氣隔離[1]。

一般光耦都有一定的抗干擾能力，可以將外部輸入信號(hào)中的高頻干擾信號(hào)過濾掉，相當(dāng)于電容的作用。并且光耦的電源和電路中的電源是隔離的，外部電源波動(dòng)也不會(huì)對(duì)電路產(chǎn)生影響，這就使得它可以在一定程度上保護(hù)電路、抑制噪聲[2]。

隨著數(shù)據(jù)速率的提高，在高轉(zhuǎn)換速率下，高速光耦對(duì)瞬態(tài)共模干擾并不能完全抑制，共模干擾有可能通過耦合竄入輸出，破壞數(shù)據(jù)轉(zhuǎn)換，通過隔離地平面之間的電容提供這些快速瞬態(tài)信號(hào)的路徑，使輸出波形退化。衡量高速光耦的兩個(gè)隔離地之間抗高速噪聲能力的指標(biāo)稱為瞬態(tài)共模抑制（CMTI），用來表征高速光耦高速數(shù)據(jù)傳輸下對(duì)隔離柵中的電壓噪聲的抑制能力[3]。

另外，在長期貯存狀態(tài)下，由于溫度應(yīng)力、濕度應(yīng)力、機(jī)械應(yīng)力、化學(xué)應(yīng)力以及設(shè)備電源通斷產(chǎn)生的應(yīng)力這些非工作狀態(tài)下的環(huán)境應(yīng)力因素的影響，可導(dǎo)致光耦產(chǎn)生失效，而影響共模抑制能力[4]。為了更全面地了解光耦對(duì)傳輸過程中所產(chǎn)生噪聲的抑制性能，更好地對(duì)CMTI進(jìn)行評(píng)價(jià)，以保證在使用中的可靠性[5]。在研究高速光電耦合器的耦合原理及CMTI測(cè)試原理基礎(chǔ)上，通過仿真方法，分析外圍電路元件匹配及各雜散參數(shù)對(duì)光耦輸出的影響，為實(shí)際評(píng)價(jià)時(shí)的電路設(shè)計(jì)提供基礎(chǔ)，進(jìn)而為實(shí)際工程準(zhǔn)確的CMTI電路測(cè)試提供依據(jù)[6]。

PSpice作為一款廣泛使用的仿真軟件，是由SPICE（Simulation Program with Integrated Circuit Emphasis）發(fā)展而來，是一種通用的電路分析程序[7]。該軟件可以實(shí)現(xiàn)電路圖編輯，并將所需仿真激勵(lì)源添加至電路，根據(jù)實(shí)際電路性能調(diào)節(jié)參數(shù)，利用軟件集成的圖形后處理功能，以電路圖的方式輸入，自動(dòng)進(jìn)行電路電氣檢查、模擬和計(jì)算電路。PSpice利用多種仿真模式分析電路的性能，可以將仿真與電路原理圖緊密的聯(lián)系在一起。在電路分析中，能夠達(dá)到對(duì)電路動(dòng)態(tài)仿真的需求。軟件內(nèi)部自帶的仿真模型庫都是按照實(shí)際特性建立的，所以具有真實(shí)性，以保證仿真出來的輸出波形與實(shí)驗(yàn)電路的測(cè)試結(jié)果相一致[8]。本文利用PSpice仿真，以HCPL?2611型高速光電耦合器為對(duì)象，對(duì)評(píng)價(jià)電路及耦合參數(shù)進(jìn)行仿真和驗(yàn)證，分析電路中的不同器件參數(shù)對(duì)仿真結(jié)果的影響，驗(yàn)證了此仿真方法的有效性。endprint

1 CMTI定義及測(cè)試原理

1.1 CMTI參數(shù)定義

CMTI是衡量一個(gè)隔離器在數(shù)據(jù)通信不被噪聲打斷的情況下，對(duì)隔離柵中的電壓噪聲的抑制能力。為了表征CMTI，根據(jù)其受影響的應(yīng)用場(chǎng)合及實(shí)際的解決方法，定義兩個(gè)參數(shù)：VCM為共模瞬態(tài)電壓；dv/dt為共模瞬態(tài)電壓的上升或下降的速率。共模信號(hào)的定義如圖1所示。

瞬態(tài)共模抑制可以分解為兩個(gè)參數(shù)：高電平的瞬態(tài)共模抑制[CMH]和低電平的瞬態(tài)共模抑制[CML]，[CMH]是在共模脈沖VCM上升沿，保證輸出為高電平（VOUT>2.0 V）的所能容忍的電壓變化比率dv/dt。[CML]是在共模脈沖VCM下降沿，保證輸出為低電平（VOUT<0.8 V）的所能容忍的電壓變化率[9]dv/dt。

1.2 CMTI測(cè)試原理

測(cè)試CMTI的方法是在兩個(gè)相互隔離的電源地之間施加脈沖激勵(lì)，使輸出產(chǎn)生干擾波形，計(jì)算后得到相應(yīng)的共模抑制數(shù)值。HCPL?2611測(cè)試原理電路如圖2所示。

由圖2可知，當(dāng)開關(guān)放在A處，使發(fā)光二極管處于非工作狀態(tài)，同時(shí)將使能端接在高電平上，輸出是高電平。當(dāng)VCM加到兩個(gè)地之間，在脈沖的上升沿作用下輸出波形有向下的干擾出現(xiàn)，調(diào)節(jié)脈沖輸入的電壓與上升時(shí)間和下降時(shí)間，根據(jù)輸出波形的干擾情況計(jì)算相應(yīng)CMH。

相應(yīng)的當(dāng)開關(guān)處于B處，此時(shí)設(shè)置適當(dāng)?shù)碾妷篤FF與電阻可以使發(fā)光二極管導(dǎo)通，輸出變?yōu)榈碗娖?。在脈沖的下降沿作用下輸出波形有向上的干擾出現(xiàn)，通過調(diào)節(jié)可以計(jì)算相應(yīng)CML。

2 CMTI仿真電路設(shè)計(jì)

利用PSpice仿真軟件的仿真流程：根據(jù)原理電路畫出仿真電路圖；設(shè)置各器件參數(shù)；運(yùn)行仿真，并分析結(jié)果；調(diào)節(jié)電路參數(shù)直到結(jié)果符合要求[10]。

2.1 器件結(jié)構(gòu)及器件參數(shù)分析

HCPL?2611為單通道光耦，內(nèi)部結(jié)構(gòu)如圖3所示。

與一般光耦原理類似，該型號(hào)光耦也是在電信號(hào)送入輸入端時(shí)，發(fā)光二極體通過電流而發(fā)光，光敏元件受到光照后產(chǎn)生電流，通過電?光?電的轉(zhuǎn)換傳輸信號(hào)。圖3中，8個(gè)引腳中的1和4上標(biāo)有N/C表示懸空，對(duì)電路不起作用，2，3之間有一只發(fā)光二極管，右邊電路包含一只光敏二極管和一個(gè)放大電路。通過查閱數(shù)據(jù)表可知其特性：轉(zhuǎn)換速率高達(dá)10 Mbit/s；理論共模抑制為10 000 V/μs；扇出系數(shù)為8；邏輯電平輸出；集電極開路輸出。輸入電流[IFmin=6.5 mA]，[IFmax=15 mA]，當(dāng)[IFmin≤IF≤IFmax]時(shí)光耦輸入為高；[IFmin=0 μA]，[IFmax=250 μA]時(shí)，輸入為低。

光電耦合器的隔離性能指輸入端和輸出端之間實(shí)現(xiàn)電隔離，而其輸入端和輸出端間的電隔離程度取決于兩部分供電電源之間的絕緣電阻，同時(shí)與發(fā)光二極管和光敏管之間的耦合電容相關(guān)。該電容約為2 pF，典型的絕緣電阻值一般能達(dá)到1011～1012 Ω。

2.2 仿真電路搭建

根據(jù)光電耦合器隔離性能的影響因素，將內(nèi)部管腳之間的耦合關(guān)系等效為一只小電容并聯(lián)一個(gè)大絕緣電阻，絕緣電阻的值選取[1012]Ω。由于光耦的PSpice模型是理想模型，需要將耦合電阻與耦合電容設(shè)置進(jìn)去。耦合電容的值通過PSpice的參數(shù)仿真功能和對(duì)芯片的實(shí)際測(cè)量以及典型光耦耦合電容值的范圍共同確定[11]。由圖2所示的原理圖，建立仿真電路形式如圖4所示。

通過調(diào)節(jié)VFF和R1的值共同確定輸入電流[IF]。耦合參數(shù)中包含大電阻R3與小電容C2，在一定脈沖條件下通過對(duì)電容C2、電阻R3的調(diào)節(jié)模擬實(shí)際使用或者測(cè)試中的耦合干擾。

3 電路功能驗(yàn)證與耦合電容計(jì)算

3.1 電路功能仿真與驗(yàn)證

建立HCPL?2611電路仿真模型，對(duì)CMTI耦合參數(shù)進(jìn)行仿真與驗(yàn)證，根據(jù)真值表確定該仿真電路的正確性，器件的真值表如表1所示。

當(dāng)輸入電流為7.5 mA的高電平，使能端為N/C時(shí)，電路圖如圖5a）所示，仿真后輸出如圖5b）所示。圖5b）中上面直線為輸出波形，VO=631.849 mV，符合真值表中所示的輸出為低電平。

將使能端分別接為高電平和低電平，輸出結(jié)果與真值表一致。用類似的方法驗(yàn)證輸入為低電平時(shí)的情況，結(jié)果符合真值表。

仿真結(jié)果表明電路模型正確，仿真結(jié)果符合CMTI評(píng)價(jià)要求。

3.2 CMTI耦合電容計(jì)算

高速光耦HCPL?2611在干擾脈沖作用下理論輸出波形圖如圖6所示。

其中，第一條是施加的脈沖波形VCM；第二條是在輸出高電平的情況下，輸出在VCM干擾脈沖上升沿產(chǎn)生的干擾波動(dòng)；第三條是在輸出為低電平時(shí)輸出在VCM干擾脈沖下降沿產(chǎn)生的干擾波動(dòng)。

3.2.1 輸出高電平耦合電容的計(jì)算

根據(jù)芯片隔離特性，將耦合參數(shù)中的耦合電阻值設(shè)為1012 Ω。利用精密LCR表測(cè)試HCPL?2611中VCC與D/A管腳之間的電容值為1.011 656 pF，同時(shí)根據(jù)芯片HCPL?2611的隔離特性，輸入與輸出之間的電容值為0.6 pF。綜合這兩方面，在輸出高電平的情況下，利用PSpice的參數(shù)仿真功能確定耦合電容。其中，參數(shù)確定標(biāo)準(zhǔn)為，當(dāng)[CMH]處于10 000 V/μs時(shí)，干擾曲線的電壓最小值大于2 V且接近于2 V，且當(dāng)[CMH]高于10 000 V/μs時(shí)出現(xiàn)干擾，低于10 000 V/μs時(shí)不出現(xiàn)干擾。

仿真電路如圖4所示，首先將電容C2值設(shè)定為1 pF，4 pF，7 pF三個(gè)梯度，觀察是否出現(xiàn)正確的干擾曲線和電壓最小值的大小。

仿真結(jié)果如圖7所示，出現(xiàn)三條不同的曲線，每種曲線代表當(dāng)[CMH]為10 000 V/μs時(shí)不同電容值情況下產(chǎn)生的干擾曲線。

從圖7中可知，虛線與圖6中輸出高電平干擾波形一致，確定輸出高電平時(shí)的耦合電容為2.74 pF。在[CMH]為10 000 V/μs的情況下，輸出最小電壓值是2.172 1 V。根據(jù)仿真參數(shù)估計(jì)結(jié)果將耦合電容值設(shè)定為2.74 pF。endprint

3.2.2 輸出低電平耦合電容的計(jì)算

由于輸出高電平和輸出低電平是兩種不同的情況，重新進(jìn)行耦合電容的估計(jì)。采用相同方法得到輸出低電平時(shí)耦合電容值近似為30.84 pF。

4 仿真驗(yàn)證

4.1 輸出高電平

當(dāng)輸入電流值不大于250 μA時(shí)，這里設(shè)輸入電壓VFF為1.4 V，二極管不導(dǎo)通，此時(shí)的輸出為高電平5 V。電容C2為2.74 pF，脈沖的具體變化參數(shù)設(shè)置為低電壓V1=0，脈沖電壓V2=1 000 V，根據(jù)脈沖發(fā)生設(shè)備AVRQ?4?B的說明延遲時(shí)間設(shè)為TD=50 ns且脈沖寬度設(shè)為PW=1 000 ns，上升時(shí)間TR=100 ns，下降時(shí)間TF=100 ns，脈沖周期精確設(shè)為上述參數(shù)值的和PER=1 250 ns。仿真電路圖如圖4所示，干擾曲線放大為圖8，其中輸出最低電壓為2.172 1 V。

對(duì)比圖6中的輸出高電平干擾曲線（第二條），結(jié)果一致。根據(jù)[CMH=dvdt=1 000 V100 ns=10 000 V/μs]，這和器件手冊(cè)中提供的[CMH]范圍一致。當(dāng)V2=1 100 V，即[CMH]大于芯片最大瞬態(tài)共模抑制參數(shù)時(shí)，得到輸出電壓最小值為774.233 mV，遠(yuǎn)低于2 V。上升沿時(shí)間不變，當(dāng)V2低于1 000 V即[CMH]低于芯片最大瞬態(tài)共模抑制參數(shù)時(shí)，干擾最小電壓值均大于2 V，且隨著V2值的變小，干擾變?nèi)?。取V2=700 V，結(jié)果最低電壓為4.893 8 V。

4.2 輸出低電平

輸入電流為6.5～15 mA時(shí)，這里將輸入端電壓VFF調(diào)為6.5 V，發(fā)光二極管導(dǎo)通，輸出為低電平，并且在脈沖下降沿會(huì)產(chǎn)生向上的干擾。電容C2為30.84 pF，脈沖的具體變化參數(shù)有電壓V1=0，脈沖電壓V2=1 000 V，脈沖寬度設(shè)為PW=1 000 ns，根據(jù)芯片手冊(cè)中響應(yīng)時(shí)間總小于50 ns，在此為了出現(xiàn)更優(yōu)的波形，延遲時(shí)間TD設(shè)為100 ns，上升時(shí)間TR=100 ns，下降時(shí)間TF=100 ns，脈沖周期精確為PER=1 300 ns。仿真電路圖如圖4所示，仿真結(jié)果為輸出最大值是3.847 2 V，干擾曲線放大圖如圖9所示。

對(duì)比圖6中的輸出低電平干擾曲線（第三條），結(jié)果一致。但是輸出已經(jīng)超過0.8 V，所以此時(shí)實(shí)際的[CML]稍低于[10 000 V/μs]，也符合器件手冊(cè)中提供的[CML]范圍。

當(dāng)提高干擾脈沖變化速率時(shí)，例如V2=1 200 V，仿真波形產(chǎn)生向上的干擾，其最大值為5 V。當(dāng)降低變化速率時(shí)，例如V2=700 V，輸出端曲線保持在低于660 mV的低電平，且未產(chǎn)生干擾。

綜上，從耦合參數(shù)設(shè)置可以看出，大電阻并聯(lián)小電容的形式最符合光耦實(shí)際的耦合干擾情況，結(jié)果接近于理論分析。

5 結(jié) 論

本文中通過對(duì)HCPL?2611型高速光耦的瞬態(tài)共模抑制進(jìn)行研究，提出瞬態(tài)共模抑制參數(shù)仿真方法，利用PSpice仿真得出對(duì)CMTI電路和耦合參數(shù)進(jìn)行仿真，基于測(cè)試原理實(shí)現(xiàn)了器件CMTI性能仿真分析。利用大電阻并聯(lián)小電容的形式來仿真高速光耦實(shí)際的耦合情況，可以更準(zhǔn)確地進(jìn)行對(duì)器件CMTI性能的仿真。通過仿真結(jié)果分析，驗(yàn)證了該仿真方法的有效性。

參考文獻(xiàn)

[1] WU Huiwei， HE Shengzong， CHEN Xuanlong， et al. Failure mechanisms and package reliability issues in optocouplers [C]// Proceedings of International Conference on Electronic Packaging Technology. Wuhan： IEEE， 2016： 1240?1243.

[2] 孫德剛，孫光.光耦線性化與線性光耦器件的應(yīng)用[J].現(xiàn)代電子技術(shù)，2004，27（1）：28?30.

SUN Degang， SUN Guang. Optocoupler linearization and linear optocoupler′s application [J]. Modern electronics technique， 2004， 27（1）： 28?30.

[3] 胡文金，江永清，吳英，等.數(shù)字光電耦合器隔離性能及動(dòng)態(tài)特性測(cè)試儀[J].半導(dǎo)體光電，2008，29（3）：341?344.

HU Wenjin， JIANG Yongqing， WU Ying， et al. Digital optocoupler isolation performance and dynamic characteristic tester [J]. Semiconductor optoelectronics， 2008， 29（3）： 341?344.

[4] 孫悅.基于低頻噪聲的光耦貯存壽命評(píng)價(jià)方法研究[D].北京：北京航空航天大學(xué)，2013：16?17.

SUN Yue. Research on optocoupler′s storage life evaluation based on low frequency noise detection [D]. Beijing： Beihang University， 2013： 16?17.

[5] 史玉琴，周婕，徐居明，等.空空導(dǎo)彈新研元器件可靠性保證方法研究[J].航空兵器，2014（2）：61?64.

SHI Yuqin， ZHOU Jie， XU Juming， et al. Research on reliability assurance of newly developed components of air?to?air missiles [J]. Aero weaponry， 2014（2）： 61?64.endprint