基于VBE線性化與分段補償技術(shù)的帶隙基準(zhǔn)電壓源

王永澤

摘要：基于SMIC 0.18μm CMOS工藝，采用VBE線性化補償技術(shù)與溫度分段補償技術(shù)設(shè)計了一種高精度的帶隙基準(zhǔn)電壓源。仿真結(jié)果顯示，所設(shè)計的帶隙基準(zhǔn)電壓源在-40℃～125℃內(nèi)獲得了0.47ppm/℃的溫漂系數(shù)，在低頻處獲得了-60dB的電源抑制。

關(guān)鍵詞：帶隙基準(zhǔn);VBE線性化補償;溫度分段補償;電源抑制

中圖分類號：TN432 文獻標(biāo)識碼：A 文章編號：1007-9416（2018）12-0054-02

0 引言

帶隙基準(zhǔn)電壓源在電源電壓與環(huán)境溫度變化的情況下可以提供一個高精度的參考電壓，因而被廣泛應(yīng)用于高性能的A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路、鎖相環(huán)、濾波電路等重要模擬電路模塊中。為得到高精度的帶隙基準(zhǔn)源，通常需要在一階帶隙基準(zhǔn)電路的基礎(chǔ)上進行溫度補償，目前帶隙基準(zhǔn)補償方法有二階溫度補償[1]、VBE線性化補償[2]、分段線性補償[3]等?；诖?，本文結(jié)合了VBE線性化補償與分段補償技術(shù)，設(shè)計了一種高精度帶隙基準(zhǔn)電路。

1 電路設(shè)計

圖1為本文設(shè)計的帶隙基準(zhǔn)電壓源，主要包含VBE線性化補償電路、分段補償電路、啟動電路三個部分。VBE線性化補償思想是通過控制三極管集電極電流的溫度系數(shù)，進而產(chǎn)生一個對基準(zhǔn)電壓進行補償?shù)姆蔷€性電壓。分段補償電路中，M11管漏極電流在R5上產(chǎn)生的電壓在低溫區(qū)域?qū)鶞?zhǔn)電壓進行補償，M7管漏極電流在R4與R5上產(chǎn)生的電壓在高溫區(qū)域?qū)鶞?zhǔn)電壓進行補償。啟動電路用于保證電路順利進入正常工作狀態(tài)。

VBE線性化補償電路由MOS管M1～M6、四端輸入運放A1、雙端輸入運放A2、雙極型晶體管Q1～Q3、電阻R1～R5組成。其中，M1管與M2管完全相同。Q3的發(fā)射結(jié)面積是Q2的N倍。在忽略四端輸入運放A1引入的高階項壓差的情況下，節(jié)點C與節(jié)點D電壓相等，則流經(jīng)Q2集電極電流IQ2為。式中，k為玻爾茲曼常數(shù)，T為絕對溫度，q為電子電荷量。運放A2強制節(jié)點B與節(jié)點C電壓相等，M6漏極電流I6為I6=VEB2/R1。M5管與M6管完全相同，則流經(jīng)Q1集電極的電流等于I6。PNP型雙極型晶體管發(fā)射極-基極電壓VEB的溫度特性為[4]：? ? ? ? ? ? （1）

式中，Vg0溫度為0K時硅的帶隙電壓，Tr表示參考溫度，VEB（Tr）為參考溫度Tr時雙極型晶體管發(fā)射極-基極電壓，η為一個與溫度無關(guān)但與工藝相關(guān)的常數(shù)，x為流過雙極型晶體管的電流的溫度系數(shù)（對于PTAT電流來說，x等于1）。

由于流經(jīng)Q1、Q2集電極電流的溫度特性系數(shù)不同，節(jié)點A與節(jié)點C間的電壓差為：? ? ? ? ? ? ? ? ? ? ?（2）

式中，C1與C2為與流過雙極型晶體管的電流溫度系數(shù)以及參考溫度下雙極型晶體管發(fā)射極-基極電壓相關(guān)的常數(shù)。通過四端輸入運放的作用，將此非線性電壓差引入節(jié)點D與節(jié)點C之間，則：

（3）

式中，gm1、gm2分別為四端輸入運放兩個輸入對的跨導(dǎo)值。

M2管漏極電流I2為：

（4）

MOS管M3與M2完全相同，MOS管M4與M17完全相同，MOS管M3與M4的漏極電流同時作用于電阻R3、R4與R5上，產(chǎn)生一個經(jīng)過VBE線性化補償?shù)膸峨妷骸?/p>

分段補償電路由MOS管M7～M19、放大器A3～A4、雙極型晶體管Q4～Q5、電阻R6～R7組成。MOS管M18與M19完全相同，Q5的發(fā)射結(jié)面積是Q4的M倍。放大器A3～A4使節(jié)點E、F、G的電壓相等，所以MOS管M17的漏極電流I17為，MOS管M18的漏極電流I18為。

MOS管M15與M17完全相同，MOS管M13與M18完全相同，MOS管M14的寬長比為MOS管M16的β1倍，MOS管M11的寬長比為MOS管M12的β2倍。所以，MOS管M11的漏極電流為：

（5）

電流I11在R5上產(chǎn)生的電壓在在低溫區(qū)對帶隙基準(zhǔn)輸出進行補償。

MOS管M8的寬長比為MOS管M18的β3倍，MOS管M10的寬長比為MOS管M16的β4倍，MOS管M7的寬長比為MOS管M9的β5倍。所以，MOS管M7的漏極電流I7為：

（6）

電流I7通過電阻R4、R5產(chǎn)生的電壓在高溫區(qū)域?qū)痘鶞?zhǔn)輸出進行補償。

綜上分析，圖1所示的帶隙基準(zhǔn)電壓源的輸出電壓VBG為：

（7）

由式（1）～（6）可知，通過優(yōu)化電阻R1～R7的阻值以及參數(shù)β1～β5的大小，可以獲得低溫漂的帶隙基準(zhǔn)電壓。

2 仿真結(jié)果

采用SMIC 0.18 μm CMOS工藝，在1.8V電壓下對本文所設(shè)計的帶隙基準(zhǔn)電壓源電路進行仿真驗證。圖2為帶隙基準(zhǔn)電壓源輸出電壓溫度特性仿真曲線。仿真結(jié)果顯示在-40℃～125℃溫度范圍內(nèi)，帶隙基準(zhǔn)電壓源輸出電壓的溫漂系數(shù)為0.47ppm/℃。圖3為本文所設(shè)計的帶隙基準(zhǔn)電壓源電路的PSR仿真曲線。仿真結(jié)果顯示，帶隙基準(zhǔn)電壓源在低頻處獲得了-60dB的PSR。

3 結(jié)語

本文采用VBE線性化補償與分段線性補償技術(shù)設(shè)計了一種高精度帶隙基準(zhǔn)電壓源電路。仿真結(jié)果顯示帶隙基準(zhǔn)電壓源獲得非常好的性能特性，適用于高精度電路系統(tǒng)。

參考文獻

[1]陳文韜，鄧婉玲，黃君凱.一種高精度二階溫度補償帶隙基準(zhǔn)電路設(shè)計[J].固體電子學(xué)研究與進展， 2014（5）：470-475.

[2]張瑛，王劍，周洪敏.一種低溫度系數(shù)的帶隙基準(zhǔn)電壓源設(shè)計[J].計算機技術(shù)與發(fā)展，2016（2）：150-153.

[3]周前能，羅毅，徐蘭，等.一種高PSRR高階溫度補償?shù)膸痘鶞?zhǔn)電壓源[J].微電子學(xué)，2018（3）：300-305.

[4]Rincon-Mora G A.集成基準(zhǔn)源電路設(shè)計[M].科學(xué)出版社，2013：17-20.

A Bandgap Voltage Reference with VBE Linearized Compensation and Piecewise Compensation Technique

WANG Yong-ze

（College of optoelectronic engineering， Chongqing University of Posts and Telecommunications， Chongqing 400065）

Abstract：A high precision bandgap voltage reference （BGR） with VBE linearized compensation and piecewise compensation technique was designed in SMIC 0.18μm CMOS process. Simulation results showed that the temperature coefficient of the designed BGR was 0.47 ppm/℃ in the temperature range from -40℃ to 125℃. The PSR of the designed BGR was -60dB at low frequency.

Key words：bandgap voltage reference; VBE linearized compensation; piecewise compensation; power supply reject ratio