基于Zedboard的軟件無(wú)線電設(shè)計(jì)與實(shí)現(xiàn)

曹文繼 白奉強(qiáng) 喻娜

【摘 要】隨著無(wú)線通信的發(fā)展，在軍用和航空航天領(lǐng)域出現(xiàn)了不同層次的應(yīng)用，本文提出的基于Zedboard的軟件無(wú)線電設(shè)計(jì)方案應(yīng)用于衛(wèi)星通信中，采用網(wǎng)絡(luò)Tcp/ip通信協(xié)議完成數(shù)據(jù)源的采集，為保證數(shù)字信息的正確性以及抗干擾能力更強(qiáng)，本文采用QPSK調(diào)制方式，并通過插值，成型濾波完成基帶的處理，最終采用AD9361這種基于零中頻架構(gòu)的射頻收發(fā)芯片，極大的簡(jiǎn)化了設(shè)計(jì)，完成了數(shù)字基帶的上變頻。

【關(guān)鍵詞】網(wǎng)絡(luò)通信；QPSK調(diào)制；成型濾波；AD9361

中圖分類號(hào)： TN92 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 2095-2457（2018）32-0001-004

DOI：10.19694/j.cnki.issn2095-2457.2018.32.001

【Abstract】With the development of wireless communication， different levels of applications have appeared in the military and aerospace fields. The Zedboard-based software radio design proposed in this paper is applied to satellite communication， and the data source is collected by the network Tcp/ip communication protocol. In order to ensure the correctness of digital information and anti-interference ability， this paper adopts QPSK modulation method， and completes the processing of baseband by interpolation and shaping filtering. Finally， the AD9361 RF transceiver chip based on zero-IF architecture is greatly simplified. The design completed the up-conversion of the digital baseband.

【Key words】Network communication； QPSK modulation； Shaping filtering； AD9361

0 引言

目前，隨著軟件無(wú)線電設(shè)計(jì)的發(fā)展，無(wú)線通信技術(shù)應(yīng)用在雷達(dá)及衛(wèi)星通信上也越來(lái)越多，但是各種不同且不兼容的無(wú)線電設(shè)計(jì)方案逐漸呈現(xiàn)出一些嚴(yán)重的問題，譬如頻譜利用率低，功耗高、抗干擾能力差，發(fā)射功率大，成本較高，這些問題的存在導(dǎo)致設(shè)計(jì)方案越來(lái)越復(fù)雜，不易實(shí)現(xiàn)。本設(shè)計(jì)采用基于Zedboard的軟件電方案，使得集成度大大提高，有效降低了功耗，采用網(wǎng)絡(luò)通信協(xié)議，使得數(shù)據(jù)傳輸?shù)乃俾蕵O大提高，并采用QPSK調(diào)制方式，使抗干擾能力極大增強(qiáng)，最后采用零中頻架構(gòu)的無(wú)線收發(fā)芯片AD9361，最大可達(dá)到56M的模擬帶寬，支持70M-6G的射頻頻段，它也能夠提供更好的性能比如靈敏度、動(dòng)態(tài)范圍、處理速度和精確度等，只需要相對(duì)較少的操作就可以實(shí)現(xiàn)非常精確的數(shù)字信號(hào)采集和處理，極大地提高了開發(fā)效率和周期。

1 整體設(shè)計(jì)方案

基于Zedboard的軟件無(wú)線電設(shè)計(jì)主要包括信號(hào)源模塊，網(wǎng)口模塊、編碼模塊、調(diào)制模塊、插值模塊、成型濾波以及上采樣模塊、以及最終的射頻調(diào)制模塊。整體設(shè)計(jì)方案如圖1所示

由以上示意圖1可知，首先衛(wèi)星數(shù)據(jù)采集模塊完成對(duì)信號(hào)源的采集，通過網(wǎng)絡(luò)通信協(xié)議TCP/IP協(xié)議并利用網(wǎng)口將數(shù)據(jù)通過DMA傳到內(nèi)存DDR中進(jìn)行數(shù)據(jù)的緩存，在Zedboard中完成對(duì)數(shù)據(jù)的基帶處理，包括編碼，QPSK的調(diào)制，同時(shí)為了降低碼間干擾，再發(fā)射端采用根升余弦濾波器進(jìn)行成型濾波，并且在基帶做了上采樣來(lái)匹配射頻芯片AD9361的接口速率，最終將射頻芯片的本振設(shè)置在2.4G，將基帶數(shù)據(jù)進(jìn)行射頻調(diào)制，利用天線將信號(hào)發(fā)送出去。

2 硬件設(shè)計(jì)方案

2.1 Zedboard模塊設(shè)計(jì)

如上圖2所示，Zedboard模塊包含兩片DDR3，存儲(chǔ)容量可達(dá)到512M，并且包含一片可編程的FPGA邏輯芯片。由于在AD936X里面有1千多個(gè)寄存器，這個(gè)寄存器完全用手動(dòng)去配置是很耗時(shí)或者很容易出錯(cuò)的。所以在Zedboard中可通過操作系統(tǒng)調(diào)用FPGA的I/O實(shí)現(xiàn)寄存器的配置。也可以通過I/O去優(yōu)化前面的RF部分。最后加上賽靈思的開發(fā)工具以及相關(guān)的IP，可以極大的簡(jiǎn)化工程師系統(tǒng)的設(shè)計(jì)，降低難度。”

2.2 AD9361模塊設(shè)計(jì)

如上圖3所示，AD9361內(nèi)部集成12位DAC和ADC的RF2×2收發(fā)器，頻段可達(dá)到70 MHz至6.0 GHz，同時(shí)可支持LVDS模式和CMOS模式， 并且可通過SPI接口在軟件端對(duì)AD9361內(nèi)部的寄存器進(jìn)行配置，具有極大的靈活性，有效的提高了工程的效率，可廣泛的應(yīng)用在點(diǎn)對(duì)點(diǎn)通信系統(tǒng)，微蜂窩基站，通用無(wú)線電系統(tǒng)中。

2.3 串口模塊設(shè)計(jì)

如下圖4所示，串口模塊經(jīng)3.3V電壓供電，通過芯片CY7C64225將USB接口轉(zhuǎn)換為串口，串口模塊可用于信息的打印，如寄存器配置信息，AD9361初始化是否成功，以及軟件程序的單步調(diào)試等，有利于系統(tǒng)的穩(wěn)定性。

3 軟件設(shè)計(jì)方案

由上圖5可知，整個(gè)軟件部分的設(shè)計(jì)分為軟件驅(qū)動(dòng)PS部分和邏輯驅(qū)動(dòng)PL部分，在軟件驅(qū)動(dòng)PS部分主要負(fù)責(zé)利用TCP/IP協(xié)議完成數(shù)據(jù)的采集，傳輸，以及通過SPI協(xié)議完成AD9361的配置等操作，在軟件驅(qū)動(dòng)PL部分主要負(fù)責(zé)完成基帶數(shù)據(jù)的編碼，調(diào)制、成型濾波、上采樣匹配接口速率等操作，實(shí)現(xiàn)最終的數(shù)據(jù)模擬調(diào)制，通過2.4G的頻率發(fā)射出去。

3.1 TCP/IP通信協(xié)議傳輸設(shè)計(jì)

如上圖6所示，整個(gè)TCP/IP數(shù)據(jù)傳輸方案的設(shè)計(jì)包含上電初始化Zedboard的硬件MAC地址和IP地址，執(zhí)行中斷初始化函數(shù)、設(shè)置傳輸超時(shí)標(biāo)志、設(shè)置主機(jī)IP地址、默認(rèn)網(wǎng)關(guān)、子網(wǎng)掩碼、初始化LWIP協(xié)議棧，通過3次握手建立通信連接，最終實(shí)現(xiàn)數(shù)據(jù)的收發(fā)。

具體實(shí)現(xiàn)為：首先利用網(wǎng)絡(luò)串口調(diào)試助手通過PC下發(fā)數(shù)據(jù)，數(shù)據(jù)由網(wǎng)口送到DDR中，然后DMA將DDR中的數(shù)據(jù)讀出寫入FIFO，再將FIFO中的數(shù)據(jù)通過DMA送入到DDR中，最后按照TCP協(xié)議送回到PC，通過觀察比較網(wǎng)絡(luò)串口調(diào)試助手?jǐn)?shù)據(jù)的收發(fā)，以及內(nèi)存數(shù)據(jù)的存取來(lái)判斷回環(huán)測(cè)試是否正確。

3.2 QPSK調(diào)制方式設(shè)計(jì)

由上圖7可知，在硬件上電初始化成功之后，開始接收由網(wǎng)口傳輸過來(lái)的比特流數(shù)據(jù)，并將比特流數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，形成I/Q兩路正交數(shù)據(jù)，完成星座點(diǎn)的映射，最后為了減小碼間干擾，提高頻譜利用率，利用根升余弦濾波器進(jìn)行成型濾波，完成整個(gè)QPSK調(diào)制方案的設(shè)計(jì)。

3.3 射頻調(diào)制方案設(shè)計(jì)

由上圖8可以看出，整個(gè)射頻分為GPIO的初始化，SPI接口的初始化、AD9361射頻芯片的初始化配置、發(fā)射和接收濾波器的設(shè)置、以及DAC的參數(shù)配置。首先通過ARM初始化GPIO，設(shè)置它的輸入輸出方向，高低電平，來(lái)實(shí)現(xiàn)配置AD9361的復(fù)位的功能。然后通過ARM按照SPI接口協(xié)議配置AD9361內(nèi)部的1000多個(gè)寄存器，使AD9361根據(jù)我們具體的需求正常工作，同時(shí)配置AD9361內(nèi)部的濾波器，使設(shè)計(jì)的性能參數(shù)更好，最后完成DAC參數(shù)的配置，將調(diào)制后的數(shù)據(jù)變頻到2.4G，最終通過天線發(fā)射出去。

4 實(shí)際結(jié)果分析

4.1 TCP/IP網(wǎng)絡(luò)通信傳輸協(xié)議設(shè)計(jì)結(jié)果分析

通過上圖9，圖10的對(duì)比我們可以得出，如圖10所示PC通過網(wǎng)絡(luò)串口調(diào)試助手向DMA連續(xù)發(fā)送數(shù)據(jù)68 74 74 70 3A 2F 2F 77......等數(shù)據(jù)，最終DMA通過中斷函數(shù)，將數(shù)據(jù)寫回DDR中，如圖11所示，DDR收到的數(shù)據(jù)（68 74 74 70 3A 2F 2F 77.....）分別存儲(chǔ)在以0X0110000為起始地址的內(nèi)存空間中，同時(shí)我們可以在圖10中看到，我們將內(nèi)存DDR中的數(shù)據(jù)重新發(fā)回PC，PC也正確接收，由此可以得出我們以TCP/IP協(xié)議為標(biāo)準(zhǔn)進(jìn)行的網(wǎng)絡(luò)數(shù)據(jù)通信傳輸能實(shí)現(xiàn)正確的收發(fā)，功能正確。

4.2 QPSK調(diào)制設(shè)計(jì)結(jié)果分析

通過上圖11，圖12我們可以得出，網(wǎng)口送出的比特?cái)?shù)據(jù)經(jīng)過串并轉(zhuǎn)換之后，分別得到I/Q兩路數(shù)據(jù)，但是I/Q兩路數(shù)據(jù)分別是方波，這樣會(huì)造成頻譜無(wú)限，形成碼間干擾，所以經(jīng)過一級(jí)成型濾波之后，方波變得平滑，這樣在頻域上相當(dāng)于給信號(hào)加窗，有利于減少碼間干擾。

4.3 射頻調(diào)制設(shè)計(jì)結(jié)果分析

我們?cè)谏漕l調(diào)制方案設(shè)計(jì)中通過對(duì)Zedboard的GPIO，AD9361的SPI接口、以及AD9361的1000多個(gè)寄存器的配置，最終我們將頻點(diǎn)設(shè)置在2.4G，帶寬設(shè)為在30.72M，以及發(fā)射功率設(shè)置在-10db附近，通過上圖13可以看出，各項(xiàng)指標(biāo)均滿足設(shè)計(jì)需求。

5 結(jié)論

本設(shè)計(jì)基于Zedboard來(lái)實(shí)現(xiàn)軟件無(wú)線電技術(shù)，有效降低了功耗，并且采用網(wǎng)絡(luò)通信協(xié)議，增強(qiáng)了數(shù)據(jù)的可靠性，并采用QPSK調(diào)制方式，使抗干擾能力極大增強(qiáng)，最后采用零中頻架構(gòu)的無(wú)線收發(fā)芯片AD9361，內(nèi)部集成了上下變頻的鎖相環(huán)，有效的提高了系統(tǒng)的集成度，同時(shí)只需要ARM端對(duì)寄存器進(jìn)行配置，就可以實(shí)現(xiàn)非常精確的數(shù)字信號(hào)采集和處理，極大地提高了開發(fā)效率和周期。

【參考文獻(xiàn)】

[1]一種基于頻率校正的BPSK信號(hào)高精度載頻估計(jì)算法[J].易輝，侯孝民，吳濤.現(xiàn)代電子技術(shù).2015（22）.

[2]軟件接收機(jī)中QPSK信號(hào)同步器的設(shè)計(jì)與實(shí)現(xiàn)[J].馬濤，雷洪利，向新，王鋒，孫曄.計(jì)算機(jī)工程與設(shè)計(jì).2015（09）.

[3]一種零中頻直接序列擴(kuò)頻數(shù)字接收技術(shù)[J].江斌，徐建良.電子設(shè)計(jì)工程.2015（16）.

[4]基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[D].王華軍.電子科技大學(xué)，2015.

[5]基于FPGA的全數(shù)字鎖相環(huán)電機(jī)調(diào)速系統(tǒng)研究[D].吳志兵.哈爾濱工業(yè)大學(xué)，2013.

[6]基于軟件無(wú)線電的通用位同步器研究與實(shí)現(xiàn)[D].林竹.北京化工大學(xué)，2013.

[7]基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[D].帥旗.大連理工大學(xué)，2013.