基于FPGA的諧波檢測設(shè)備研究

賈錚

摘 要：基于諧波檢測理論及實(shí)現(xiàn)方法，研究了一種高效、精準(zhǔn)的FPGA平臺諧波檢測系統(tǒng)，設(shè)計了外圍電路，依托FPGA平臺實(shí)現(xiàn)FIR濾波、頻率跟蹤和1024點(diǎn)基-4FFT運(yùn)算等功能，仿真結(jié)果表明該設(shè)備能夠滿足電網(wǎng)諧波檢測要求。

關(guān)鍵詞：諧波檢測；FFT；FPGA

1.緒論

1.1研究背景

現(xiàn)代電網(wǎng)中，諧波是電力污染的重要部分，綜合治理諧波已成為重要話題，而精準(zhǔn)高效的檢測設(shè)備是處理這一問題的前提，也正是本文的研究方向。

1.2檢測設(shè)備國內(nèi)外現(xiàn)狀

最早的濾波器是電阻、電容和電感組成的模擬濾波器，原理十分簡單，可實(shí)時檢測，但精度和抗干擾性較差 [1]；使用分立原件組建的檢測電路在早期使用較為廣泛，有功耗低、穩(wěn)定性強(qiáng)等優(yōu)點(diǎn)，但不具有編程能力[2]；目前DSP、FPGA發(fā)展迅速，它們靈活性好，編程性強(qiáng)，效率高，在電子領(lǐng)域中得到了廣泛運(yùn)用[3]。

西方國家檢測設(shè)備代表型號有AN2060、3195、NOWA等[4]，比較先進(jìn)。我國這方面技術(shù)研究起步晚，存在較大差距，檢測設(shè)備的精準(zhǔn)度和可靠性也比較落后，也難以在復(fù)雜環(huán)境中滿足測量要求[5]。

1.3主要工作

基于我國檢測設(shè)備的弱點(diǎn)，本文研究了一種高效、精準(zhǔn)的FPGA平臺諧波檢測系統(tǒng)，

主要工作有：介紹開發(fā)環(huán)境，設(shè)計了FPGA平臺外圍電路，使用DVDI-001電壓傳感器截取信號，設(shè)計調(diào)理電路，采用AD7606芯片完成AD轉(zhuǎn)換，依托FPGA平臺實(shí)現(xiàn)FIR濾波、頻率跟蹤、1024點(diǎn)基-4FFT運(yùn)算等功能，并進(jìn)行仿真，最后進(jìn)行工作總結(jié)。

2.硬件設(shè)計

2.1總體方案

本文設(shè)計的檢測系統(tǒng)主要完成信號采集與轉(zhuǎn)換、FPGA數(shù)字處理、數(shù)據(jù)分析等功能，總體結(jié)構(gòu)如圖2.1：

2.2平臺介紹

采用Spartan-6 FPGA開發(fā)平臺，該平臺具有運(yùn)算速度快、成本低、體積小等優(yōu)點(diǎn)，非常適合工業(yè)控制、多媒體應(yīng)用等項(xiàng)目開發(fā)，結(jié)合ISE軟件進(jìn)行輸入、綜合、仿真等過程，該軟件功能全面，實(shí)用性強(qiáng)。

2.3電壓互感器

使用DVDI-001交流電壓互感器提取電網(wǎng)電壓信號，它具有精確度高、采樣區(qū)間大、電壓隔離好、焊接簡單、結(jié)構(gòu)緊湊等特點(diǎn)，電路設(shè)計如圖2.2，

當(dāng)Vin在0?400V時，Iout為0～2.4mA，Vout=Iout×R2，當(dāng)R2是500?時，Vout范圍為-1.2V～+1.2V，C1=3000/ωR 2（?F）=3000/（2×π×50×500）≈0.019?F，其中ω=2πf，f=50Hz。

2.4調(diào)理電路

調(diào)理電路負(fù)責(zé)把強(qiáng)電信號轉(zhuǎn)化成符合A/D芯片輸入范圍的弱電信號，同時也提高了系統(tǒng)安全性，電路如圖2.2：

A/D轉(zhuǎn)換器VREF=2.5V時，輸入范圍為0V～5V，在A/D正負(fù)極間設(shè)計一個20pf電容防止正負(fù)極間產(chǎn)生失調(diào)誤差。

當(dāng)VO分別為±10V、±5V、±2.5V時，R9分別為1K?、2K?、4K?，R11分別為5K?、10K?、20K?。

2.5 A/D轉(zhuǎn)換

使用AD7606將模擬信號轉(zhuǎn)換成數(shù)字信號輸入FPGA平臺，它采用5V單電源供電，支持±10V或±5V雙極性信號，具備8個采集通道，內(nèi)置箝位保護(hù)、2.5V基準(zhǔn)電壓及緩沖電路、高速串并行接口等功能，同時其外圍電路也比較簡單。

2.6 串行接口

使用FPGA平提供的RS232串口將處理結(jié)果傳輸至上位機(jī)，該串口采用UART異步通信方式，具有可變的波特率和獨(dú)立時鐘，傳輸速率高。

3.FPGA功能實(shí)現(xiàn)

3.1FIR濾波器

使用Xilinx公司FPGA IP核中的FIR濾波器來減小頻譜混疊，啟動ISE軟件，生成IP軟核，設(shè)置為二階濾波器，截止頻率為3.1KHz，采樣點(diǎn)為1024，那么采樣頻率=51.2KHz>12.4KHz，大于最高信號頻率的四倍，滿足采樣定理的，從而減小頻譜混疊。

3.2 頻率跟蹤

采用verilog語言編輯過零檢測?？鞂?shí)現(xiàn)信號同步，計算流程為：找出與第一個過零點(diǎn)相鄰的兩個采樣點(diǎn)，用線性插值法算出該過零點(diǎn)與其相鄰的后一個采樣點(diǎn)的間隔T1，同理找出與第二個過零點(diǎn)相鄰的兩個采樣點(diǎn)，算出該過零點(diǎn)與其相鄰的前一個采樣點(diǎn)之的間隔T3，計算與第一個過零點(diǎn)相鄰的后一個采樣點(diǎn)和與第二個過零點(diǎn)相鄰的前一個采樣點(diǎn)的間隔T2，將T1、T2、T3相加，得到半個周期，進(jìn)而算出整個波形頻率f。

3.3 1024點(diǎn)FFT模塊

使用Spartan-6開發(fā)平臺，結(jié)合ISE軟件，通過FPGA內(nèi)置 IP軟核，實(shí)現(xiàn)1024點(diǎn)基4-FFT運(yùn)算，降低柵欄效應(yīng)，提高了系統(tǒng)檢測精確度。FFT IP內(nèi)核版本為8.0，選擇基4，Burst I/O結(jié)構(gòu)算法，時鐘100MHz，用IES軟件進(jìn)行仿真，輸入一個矩形窄脈沖信號，完成全部運(yùn)算耗時為51.28μs。

用MATLAB自帶FFT函數(shù)設(shè)置同樣參數(shù)進(jìn)行計算，結(jié)果為51.2μs，與仿真結(jié)果基本相同。所以總體而言，本方案能夠高效準(zhǔn)確的計算1024點(diǎn)頻域數(shù)據(jù)值，所得結(jié)果可有效用于頻譜分析。

4.總結(jié)

本文設(shè)計了檢測設(shè)備的外圍電路，在電網(wǎng)絡(luò)一端用DVDI-001電壓傳感器捕捉信號，通過調(diào)理電路傳輸至AD7606進(jìn)行轉(zhuǎn)換，依托FPGA平臺完成FIR濾波、頻率跟蹤、1024點(diǎn)基-4FFT運(yùn)算等功能，并進(jìn)行仿真，通過結(jié)果可以看到，本方案能有效減小頻譜泄漏，降低頻譜混疊和柵欄效應(yīng)，提高整個系統(tǒng)精確度，同時也能保障運(yùn)算速度和成本效益，滿足諧波檢測的應(yīng)用要求。

參考文獻(xiàn)

[1]王曉毛，馮垛生，張淼.基于DSP的諧波和無功電流檢測.電氣傳動，2002，（3）：39-42.

[2]肖健華，吳令培.電力系統(tǒng)諧波測試儀的設(shè)計與實(shí)現(xiàn).吉林大學(xué)學(xué)報，2000，21（3）：20-23.

[3]韓梅.用PLD實(shí)現(xiàn)FFT.電子工程師，2002，5（28）：48-52.

[4]付周興，趙永秀.電網(wǎng)諧波測量技術(shù)的現(xiàn)狀與發(fā)展[J].工礦自動化，2004，4（2）：18-21.

[5]劉旭東.電力諧波檢測算法及檢測系統(tǒng)研究[D].沈陽工業(yè)大學(xué)碩士論文，2009.endprint