應(yīng)用于LCoS時(shí)序彩色顯示的DDR2 SDRAM控制器的設(shè)計(jì)

王長(zhǎng)森+黃嵩人

摘要：提出了一種應(yīng)用于LCoS時(shí)序彩色顯示的DDR2控制器的設(shè)計(jì)，控制器基于AMBA AHB-Lite3.0協(xié)議，目的為提高系統(tǒng)帶寬。分析了LCoS空間彩色轉(zhuǎn)時(shí)序彩色的硬件架構(gòu)，通過(guò)將一幀的RGB數(shù)據(jù)存儲(chǔ)到SDRAM的一個(gè)bank里，再通過(guò)從bank的不同位置依次讀出R＼G＼B數(shù)據(jù)，這樣就完成了圖像數(shù)據(jù)顯示方式的轉(zhuǎn)化。接著通過(guò)軟件平臺(tái)和硬件平臺(tái)的測(cè)試，驗(yàn)證了控制器系統(tǒng)的穩(wěn)定性和圖像數(shù)據(jù)轉(zhuǎn)化的正確性。

關(guān)鍵詞：時(shí)序彩色；硅基液晶顯示；控制器；RGB

中圖分類號(hào)：TP273 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2017）11-0003-03

1 引言

隨著液晶顯示技術(shù)的不斷進(jìn)步，LCoS（Liquid Crystal on Silicon）技術(shù)將成為21世紀(jì)最具潛力的顯示技術(shù)。LCoS芯片是一種基于硅基液晶微顯示技術(shù)的顯示驅(qū)動(dòng)芯片，常用于便攜式移動(dòng)電子設(shè)備中，具有低功耗和高分辨率的優(yōu)點(diǎn)。

RGB空間彩色顯示是目前LCoS芯片最常用的彩色顯示方式，使用紅、綠、藍(lán)三原色的亮度來(lái)定量表示顏色，是以RGB三原色光疊加來(lái)實(shí)現(xiàn)混色的方式。三種顏色所占比例不同，得到的顏色就不同。變換混合的比例，就會(huì)得到各種各樣的混合效果。任何一種顏色用RGB顏色空間中的一個(gè)像素點(diǎn)表示。RGB空間彩色的缺點(diǎn)在于R、G、B這3個(gè)分量的高度相關(guān)，即如果一個(gè)像素點(diǎn)的某一個(gè)分量發(fā)生了一定程度的改變，那么這個(gè)顏色很可能要發(fā)生改變。對(duì)于LCoS時(shí)序彩色來(lái)說(shuō)，首先將輸入的一幀完整的RGB彩色圖像分離成RGB三個(gè)單色子場(chǎng)，依次寫入液晶屏。與此同時(shí)，在每幀單色子場(chǎng)有效數(shù)據(jù)完成寫入和LCoS液晶完成響應(yīng)之后，點(diǎn)亮對(duì)應(yīng)的LED光源，從而完成RGB單色圖像的依次顯示，只有幀率足夠高，由于人眼的視覺(jué)暫留特點(diǎn)，感受起來(lái)就是穩(wěn)定的彩色圖像。相比于空間彩色顯示，在同樣的顯示屏上分辨率更高，顯示芯片的功耗更低。為了將RGB彩色圖像分離成R、G、B三個(gè)單色子場(chǎng)，我們?cè)贚CoS顯示芯片中嵌入了DDR2 SDRAM（以下簡(jiǎn)稱DDR2）控制器的設(shè)計(jì)。

2 DDR2控制器的系統(tǒng)方案

2.1 整體結(jié)構(gòu)

片外的DDR2作為單片LCoS芯片的緩存，起著非常重要的作用?？刂破鲗⑼獠枯斎氲膱D像數(shù)據(jù)按幀寫入DDR2中，按照要求控制讀地址從DDR2中分紅、綠、藍(lán)幀子場(chǎng)讀出數(shù)據(jù)。為了連接片外的DDR2和間接控制它，我們?cè)陲@示芯片內(nèi)部嵌入了DDR2控制器的設(shè)計(jì)。

DDR2控制器要完成的功能：

（1）產(chǎn)生對(duì)DDR2的讀/寫命令和地址，并將它們緩存在各FIFO中，隨時(shí)供DDR2控制器調(diào)用，由AHB master提供。控制器系統(tǒng)接收的時(shí)鐘、數(shù)據(jù)信號(hào)由mipi接口或者RGB接口給出。

（2）對(duì)DDR2進(jìn)行直接控制，將AHB master產(chǎn)生的命令進(jìn)行譯碼，產(chǎn)生讀/寫/刷新等一系列操作，對(duì)DDR2發(fā)出的各種命令要符合特定的時(shí)序要求。在上電時(shí)必須完成對(duì)DDR2的初始化工作。

（3）建立用戶與DDR2的數(shù)據(jù)通道，在DDR2和用戶接口之間傳遞需要寫入或者讀出的數(shù)據(jù)，并且調(diào)整對(duì)應(yīng)讀/寫操作的DQS信號(hào)時(shí)序，使其滿足DDR2的要求。

（4）對(duì)DDR2中讀出的數(shù)據(jù)進(jìn)行緩存，由于直接讀出的速度非常高，直接返回?cái)?shù)據(jù)會(huì)對(duì)后段數(shù)據(jù)處理產(chǎn)生很大的壓力，因此需要進(jìn)行緩存之后才送到后續(xù)處理。

DDR2控制器主要由5部分組成：低功耗切換模塊、數(shù)據(jù)接口模塊、寄存器接口模塊、控制器core模塊、物理層模塊。圖1是控制器的結(jié)構(gòu)示意圖：其中紅色的時(shí)鐘信號(hào)（clk_x）為掃描鏈測(cè)試（DFT）模式下才啟用。

2.2 關(guān)于掃描鏈測(cè)試（DFT）信號(hào)的說(shuō)明

DDR2控制器的代碼層次是帶掃描鏈測(cè)試邏輯的，I/O模塊留出了scan_en、scanmode、scanin、scanout幾個(gè)信號(hào)的輸入輸出。使用該芯片是選擇工作在DFT模式還是正常工作模式下，通過(guò)外部管腳控制，將這幾個(gè)信號(hào)輸入到不同的功能模塊中，實(shí)現(xiàn)DFT模式?，F(xiàn)在我們不做DFT，就需要把外面的控制接成固定值，使其始終工作在正常模式下。即在asic頂層，將上述四個(gè)信號(hào)懸空（正常模式）。

3 DDR2控制器的設(shè)計(jì)

3.1 工作模式切換模塊

在高性能SoC（System-on-Chip）中，動(dòng)態(tài)功耗占據(jù)整體功耗的絕大部分，時(shí)鐘門控技術(shù)是降低電路動(dòng)態(tài)功耗十分有效的方法，而動(dòng)態(tài)時(shí)鐘門控技術(shù)可以在此基礎(chǔ)上獲得更低的動(dòng)態(tài)功耗。當(dāng)控制器在運(yùn)行過(guò)程中出現(xiàn)空閑狀態(tài)（idle），或者需要將其轉(zhuǎn)換為低功耗模式的情況下，該模塊通過(guò)設(shè)置低功耗或者自刷新（SR）模式來(lái)切換工作狀態(tài)。一般狀態(tài)切換時(shí)會(huì)經(jīng)過(guò)幾個(gè)時(shí)鐘周期，以使控制器能夠從當(dāng)前的狀態(tài)首先切換到normal狀態(tài)，然后再切換到新的狀態(tài)。

其中當(dāng)啟用dft模式時(shí)，動(dòng)態(tài)時(shí)鐘門控模塊用來(lái)產(chǎn)生該模式下需要的時(shí)鐘信號(hào)。該模塊的數(shù)據(jù)流程如圖2所示。

3.2 數(shù)據(jù)接口模塊

數(shù)據(jù)接口模塊主要包括AHB master模塊、AHB slave模塊和仲裁模塊，AHB master模塊用來(lái)接收和輸出圖像數(shù)據(jù)，產(chǎn)生符合AMBA AHB-lite總線協(xié)議時(shí)序要求的數(shù)據(jù)、地址和控制信號(hào)。AHB slave模塊主要包括數(shù)據(jù)和命令fifo，用來(lái)接收和存儲(chǔ)AHB master產(chǎn)生的數(shù)據(jù)、命令和地址信息，起到緩沖和跨時(shí)鐘域的作用。仲裁模塊對(duì)AHB slave產(chǎn)生的命令和地址數(shù)據(jù)利用Round_robin算法進(jìn)行仲裁，仲裁后的結(jié)果和數(shù)據(jù)同步輸入到控制器core模塊。

AMBA AHB-Lite是一種高性能和可綜合的總線接口，特性包括：

（1）Burst傳輸；（2）支持多主控制器；（3）寬數(shù)據(jù)位，包括32、64、128、256和512位。endprint

該模塊的結(jié)構(gòu)如圖3所示。

3.3 寄存器接口模塊

寄存器接口模塊包括寄存器端口模塊和寄存器分離模塊，寄存器端口模塊接受外部I2C的配置信息和讀出內(nèi)部寄存器數(shù)據(jù)，寄存器分離模塊分別分高位和低位地址配置控制器Core和物理層內(nèi)部的寄存器，讀寄存器數(shù)據(jù)可以通過(guò)寄存器端口輸出。用戶根據(jù)片外DDR2的應(yīng)用需求相應(yīng)地配置控制器內(nèi)部寄存器，具體的寄存器可以參考存儲(chǔ)器廠商提供的數(shù)據(jù)手冊(cè)。

3.4 控制器Core模塊

控制器Core模塊主要包括用戶自定義模塊、命令隊(duì)列模塊、命令和地址譯碼模塊、寫數(shù)據(jù)通道和讀數(shù)據(jù)通道、地址移位模塊、自動(dòng)刷新和自刷新模塊、bank激活和預(yù)充電模塊、DDR2上電后狀態(tài)機(jī)模塊、寄存器模塊。

（1）用戶自定義模塊：用戶可以根據(jù)所用的DDR2的地址和數(shù)據(jù)位寬通過(guò)配置相應(yīng)的內(nèi)部寄存器定義控制器的地址和數(shù)據(jù)位寬，主要是bank地址、行地址和列地址的位寬。

（2）命令隊(duì)列模塊：數(shù)據(jù)接口模塊輸出的命令和地址會(huì)伴隨著優(yōu)先級(jí)和源ID，經(jīng)過(guò)用戶自定義模塊后輸入到命令隊(duì)列模塊，命令隊(duì)列模塊會(huì)根據(jù)優(yōu)先級(jí)和源ID等因素對(duì)命令進(jìn)行排隊(duì)，排隊(duì)后的命令會(huì)依次輸出到后面的模塊里。

（3）命令和地址譯碼模塊：命令隊(duì)列模塊輸出的命令和地址進(jìn)入到譯碼模塊會(huì)譯碼成片選、行選通、列選通、寫使能等信號(hào)。

（4）讀、寫數(shù)據(jù)通道模塊：由8個(gè)深度可調(diào)的同步fifo組成，由于命令隊(duì)列模塊存在一段處理命令的時(shí)間，所以該數(shù)據(jù)通道作為數(shù)據(jù)的緩存保證了數(shù)據(jù)和命令、地址同步。

（5）地址移位模塊：因?yàn)楣?yīng)商提供的DDR2的bank個(gè)數(shù)和容量不盡相同，所以我們需要通過(guò)配置寄存器控制地址移位來(lái)匹配供應(yīng)商提供的DDR存儲(chǔ)器。

（6）自動(dòng)刷新和自刷新模塊：由于DDR2是動(dòng)態(tài)存儲(chǔ)器，所以必須間隔一段時(shí)間對(duì)電位電荷充電，即刷新電荷。DDR2刷新分自動(dòng)刷新和自刷新模式，低功耗狀態(tài)或休眠模式時(shí)選擇自刷新，正常模式時(shí)選擇自動(dòng)刷新，間隔7.8us刷新一次所有bank。

（7）bank激活和預(yù)充電模塊：對(duì)bank的每一行讀寫數(shù)據(jù)時(shí)，需要關(guān)閉掉上一行進(jìn)行一次預(yù)充電，讓電容充滿能量防止過(guò)流現(xiàn)象，然后進(jìn)行行激活打開(kāi)要讀寫的行，之后就可以進(jìn)行讀寫；對(duì)所有的bank自動(dòng)刷新時(shí)，需要關(guān)閉掉所有的bank進(jìn)行預(yù)充電，然后行激活將要讀寫的行，之后就可以進(jìn)行正常讀寫。

（8）上電后狀態(tài)機(jī)模塊：對(duì)DDR2存儲(chǔ)器上電后到進(jìn)行正常讀寫數(shù)據(jù)之間有個(gè)初始化過(guò)程，具體的初始化過(guò)程在DDR2的datasheet上可見(jiàn)，該模塊在初始化過(guò)程中有一個(gè)正確的狀態(tài)跳轉(zhuǎn)的過(guò)程。

（9）控制器的寄存器模塊：用戶可以根據(jù)需要配置該模塊里相應(yīng)的寄存器參數(shù)。

該模塊的數(shù)據(jù)流程如圖4所示。

3.5 物理層模塊（PHY）

物理層模塊主要包括IO模塊、數(shù)據(jù)通道模塊、寄存器模塊。

（1）IO模塊：即pad模塊，控制器的數(shù)據(jù)、地址、時(shí)鐘等信號(hào)通過(guò)該模塊輸出到片外的DDR2。

（2）數(shù)據(jù)通道模塊：控制器的數(shù)據(jù)信號(hào)在該模塊分高低位和雙沿采樣數(shù)據(jù)，同時(shí)通過(guò)DLL輸出dqs信號(hào)為了更精準(zhǔn)得采樣到數(shù)據(jù)；同樣對(duì)存儲(chǔ)器的讀返回?cái)?shù)據(jù)也是分高低位和雙沿采樣數(shù)據(jù)。

（3）寄存器模塊：用戶可以根據(jù)需要配置該模塊里面相應(yīng)的寄存器參數(shù)。

4 仿真結(jié)果及分析

經(jīng)過(guò)軟件平臺(tái)的功能驗(yàn)證，片外SDRAM讀返回的數(shù)據(jù)符合時(shí)序彩色的要求?？刂破飨到y(tǒng)時(shí)鐘頻率較高，狀態(tài)上報(bào)準(zhǔn)備，穩(wěn)定性好，功耗較低。

功能仿真波形如圖5所示。

5 結(jié)語(yǔ)

本文介紹了應(yīng)用于單片LCoS實(shí)現(xiàn)時(shí)序彩色顯示的DDR2控制器的設(shè)計(jì)及系統(tǒng)解決方案，重點(diǎn)討論了控制器Core和數(shù)據(jù)接口模塊的設(shè)計(jì)，并搭建了硬件平臺(tái)進(jìn)行了驗(yàn)證。對(duì)于常規(guī)的60Hz彩色視頻源而言，LCoS液晶響應(yīng)時(shí)間只有在3ms以內(nèi)才能實(shí)現(xiàn)時(shí)序彩色的顯示。DDR2控制器的系統(tǒng)采用360MHz時(shí)鐘，片外使用雙沿800MHz的SDRAM才能實(shí)現(xiàn)60Hz的幀刷新率。

目前，LCoS芯片已完成投片。軟件層面，功能測(cè)試和時(shí)序測(cè)試結(jié)果完全符合RGB空間彩色轉(zhuǎn)時(shí)序彩色的要求且功耗更低。

參考文獻(xiàn)

[1]李明，代永平.一種基于LCoS時(shí)序彩色顯示降低SDRAM時(shí)鐘頻率的方法[J].天津：光電子技術(shù)，2015，35（3）：204-207.

[2]茅錦亮.動(dòng)態(tài)時(shí)鐘門控管理策略的設(shè)計(jì)與實(shí)現(xiàn)[D].南京：東南大學(xué)，2014.

[3]曹華，鄧彬.使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器[J].今日電子，2015（1）：53-55.

[4]項(xiàng)國(guó)慶.基于LCoS系統(tǒng)的RGB時(shí)序LED光源驅(qū)動(dòng)方法研究與應(yīng)用設(shè)計(jì)[D].天津：南開(kāi)大學(xué)，2013.

[5]范澤明.DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D].西安：西安電子科技大學(xué)，2009.

Abstract：A design of DDR2 controller for LCoS sequential color display is proposed. The controller is based on AMBA AHB-Lite3.0 protocol to improve the system bandwidth.Analysis of the LCoS space color to color sequential hardware architecture， by storing the RGB data frame to a bank SDRAM， then from different positions of bank in turn reads the R＼G＼B data， thus completing the image data display mode conversion.Then， the stability of the controller system and the correctness of the image data transformation are verified by testing the software platform and hardware platform.

Key Words：sequential color；LCoS；controller；RGBendprint