一種3層無芯基板制造過程及翹曲變形模擬和機(jī)理分析

李茂源，刁思勉，劉家歡，鄧天正雄，李 陽

（1.華中科技大學(xué)材料科學(xué)與技術(shù)學(xué)院，武漢 430074；

2.深圳市燁嘉為技術(shù)有限公司，廣東 深圳 518000）

一種3層無芯基板制造過程及翹曲變形模擬和機(jī)理分析

李茂源1，刁思勉2，劉家歡1，鄧天正雄1，李 陽1

（1.華中科技大學(xué)材料科學(xué)與技術(shù)學(xué)院，武漢 430074；

2.深圳市燁嘉為技術(shù)有限公司，廣東 深圳 518000）

制造與裝配過程的翹曲問題是應(yīng)用無芯基板最大的挑戰(zhàn)之一，其主要原因是不同材料間熱機(jī)械性能不匹配所造成的。介紹了一種3層無芯基板的制造過程，并利用有限元軟件ABAQUS6.10對該過程進(jìn)行了模擬。通過對模擬結(jié)果與實驗測試結(jié)果的對比，再對翹曲變形的機(jī)理進(jìn)行分析，對比了不同因素對翹曲變形大小的影響，對減少翹曲變形給出了有效的工藝設(shè)計建議。

無芯基板；翹曲；ABAQUS

1 引言

當(dāng)前電子封裝技術(shù)的發(fā)展趨勢是集中追求更高的電氣性能與更小的三維尺寸。手持電子產(chǎn)品的薄型化趨勢對基板也要求越來越薄，無芯基板是具有廣泛應(yīng)用前景的下一代封裝基板技術(shù)[1,2]。無芯基板也叫無核基板，是去除了芯板的封裝基板，它僅保留如樹脂、半固化片等的絕緣層和銅層，通過半加成積層工藝實現(xiàn)高密度布線[3]。目前應(yīng)用無芯基板面臨的最大挑戰(zhàn)之一就是翹曲問題[4]。翹曲和殘余應(yīng)力的數(shù)值大小取決于材料間熱機(jī)械性能不匹配度、基板的三維尺寸與結(jié)構(gòu)、固化條件、層壓結(jié)構(gòu)的非對稱性、電路圖案等[5]。

有效減小翹曲會有助于改善無芯基板在生產(chǎn)過程中的穩(wěn)定性與使用過程中的可靠性。在減小翹曲方面，研究者們做了許多工作。Kim[6]等提出了通過優(yōu)化基板結(jié)構(gòu)設(shè)計、在回流過程中加入導(dǎo)熱夾具、降低積層絕緣材料與銅材料之間的CTE差值等措施來減少翹曲，并對此進(jìn)行了模擬與實驗驗證。Mamoru Kurashina等人[7]對比了由2種積層材料組成的無芯基板結(jié)構(gòu)，4種不同排布結(jié)構(gòu)在熱循環(huán)實驗條件的翹曲變形，并通過有限元模擬，結(jié)果表明可以通過優(yōu)化積層與銅層排布序列降低翹曲變形。本文針對一種對稱的3層無芯基板制造工藝，利用有限元軟件ABAQUS6.10進(jìn)行建模仿真，模擬計算出在每一個工藝步驟后的翹曲值，再通過對翹曲變形機(jī)理與模擬結(jié)果的分析，對無芯基板的三維尺寸與銅層殘銅率大小進(jìn)行研究，利用模擬對比兩種因素對翹曲變形的影響。

2 無芯基板制造工藝流程

圖1描述了一種制造3層無芯基板簡易的工藝流程。首先，由2層金屬銅材料與1層半固化片材料熱壓形成載板，接著絕緣層與銅層對稱地進(jìn)行熱壓堆積。多層可以根據(jù)對基板層數(shù)的要求重復(fù)層壓過程。工藝最后一步是去除載板的過程，由于工藝是對稱進(jìn)行的，因此一次可以得到相同的2塊無芯基板，再對無芯基板進(jìn)一步進(jìn)行鉆孔、蝕刻、增厚等步驟以完成加工。

圖1 一種3層無芯基板制作流程示意圖

3 無芯基板制造工藝的數(shù)值模擬

3.1 無芯基板翹曲機(jī)制分析

無芯基板發(fā)生翹曲的根本原因是由于板的內(nèi)應(yīng)力大于板的結(jié)構(gòu)強(qiáng)度而造成的，其主要原因包括[6]：（1）沒有芯板的支撐，無芯基板剛性不足；（2）基板各層的絕緣層材料為半固化片，層壓后需要固化，同時與銅層的CTE值不匹配，在冷卻過程中產(chǎn)生較大的熱應(yīng)力，在冷卻室溫時作為殘余應(yīng)力儲存在基板中；（3）在分層固化、去除載板、電路蝕刻等過程中也可能使基板內(nèi)部應(yīng)力重新分配。在去除載板前，由于結(jié)構(gòu)的對稱性模型變形小，在去除載板后對稱性被破壞，應(yīng)力釋放導(dǎo)致回彈，發(fā)生翹曲變形。對于多層基板的翹曲機(jī)制，可以將多層板結(jié)構(gòu)簡化成雙層結(jié)構(gòu)進(jìn)行理解。如圖2所示，由于上下層材料的CTE值不匹配，在升溫、降溫時膨脹或者收縮程度不一樣，導(dǎo)致整體結(jié)構(gòu)會向上或向下彎曲變形。S.TIMOSHENKO[8]對雙層異種材料板結(jié)構(gòu)在加熱或者冷卻過程中的翹曲變形進(jìn)行了理論推導(dǎo)，結(jié)果表明其翹曲變形的大小與雙層材料的CTE值、剛度、厚度等因素有關(guān)。同時，實際無芯基板每層材料、結(jié)構(gòu)有所不同，厚度也不一致，在升溫或者降溫過程中的翹曲變形情況也更為復(fù)雜多變。

圖2 不同CTE值的多層基板翹曲變形機(jī)制

3.2 有限模擬的基本假設(shè)

本文中有限元模擬的基本假設(shè)如下：

（1）假設(shè)各層半固化片固化完全，不考慮固化收縮所產(chǎn)生的應(yīng)力對翹曲的影響；

（2）為增加計算效率，取原模型的1/4進(jìn)行建模；（3）層與層之間完全粘結(jié)，不會發(fā)生相對移動。

3.3 材料屬性設(shè)置

本次模擬包括銅層和兩種不同類型的積層絕緣材料——半固化片，主要由環(huán)氧樹脂加上玻璃纖維布組成。半固化片被定義為正交各向異性粘彈性材料，銅則被定義為各向同性彈性材料。表1中所示為材料的物性參數(shù)，表1中銅的熱機(jī)械性能在溫度變化時無明顯變化，半固化片的熱機(jī)械性能在相應(yīng)溫度范圍內(nèi)取平均值進(jìn)行計算。如圖3所示，本文采用的有限元結(jié)構(gòu)模型主要包括了載板層（2層銅加1層半固化片PP1）、3層無芯基板（3層銅層加2層半固化片PP2）。

表1 材料物性參數(shù)

圖3 3層無芯基板有限元模型簡化結(jié)構(gòu)

3.4 模型的網(wǎng)格劃分與分析步驟

本文采用的單元類型是C3D8R，即三維八節(jié)點六面體單元。采用以5 mm的全局近似尺寸劃分網(wǎng)絡(luò)，每層被分成2091個單元，15層共31365個單元。由于原模型具有對稱性，模擬采用1/4模型建模，圖4顯示為整體模型在x方向、y方向、z方向上的幾何約束。

無芯基板的工藝模擬可以分為5個分析步驟：

第一步，載板層的熱壓過程，室溫下完成堆疊，再將模型升溫至180℃；

第二步，載板層從180℃冷卻至室溫，在室溫下完成內(nèi)層層壓結(jié)構(gòu)（一層半固化片與一層銅箔）的疊合，再將整體模型升溫至250℃；

第三步，將整體模型從250℃冷卻至室溫；

第四步，在室溫下完成外層層壓結(jié)構(gòu)（1層半固化片與1層銅箔）的疊合，再將整體模型從室溫升至250℃；

第五步，將整體模型從250℃冷卻至室溫，在室溫下去除載板，得到2塊相同的3層無芯基板。

圖4 整體結(jié)構(gòu)的約束設(shè)置

4 結(jié)果與討論

4.1 模擬結(jié)果分析

通過模擬發(fā)現(xiàn)，模擬結(jié)果與分析基本一致，在第五步后，即去除載板后，基板翹曲變形程度最大。在之前步驟中，雖然模型經(jīng)歷了從室溫到高溫、再從高溫到室溫的變化過程，但由于在層壓過程中模型是上下對稱的結(jié)構(gòu)，絕緣層與銅層材料之間CTE不匹配產(chǎn)生的熱應(yīng)力上下相互抵消，使得整體變形很小。在第五步去載板后，整體對稱的結(jié)構(gòu)被破壞，無芯基板與載板接觸面上的殘余熱應(yīng)力釋放，從而導(dǎo)致無芯基板發(fā)生較大的翹曲變形。表2為模擬中各個分步驟結(jié)束后模型的翹曲變形結(jié)果與試驗相對應(yīng)過程中記錄的翹曲結(jié)果，實驗中基板尺寸為500 mm×400 mm×296 μm，熱循環(huán)過程與模擬設(shè)置基本一致。圖5為第五步后無芯基板在z方向上的位移，即翹曲變形值，其中正負(fù)值表示翹曲的方向。根據(jù)表2中的結(jié)果可以看出，在第一步至第四步，翹曲變形在0.00001 mm量級，而測量值在0 mm，主要原因包括：（1）實驗測量基板翹曲采用的是平板測量法，將基板水平放置在平臺，采用千分尺測量樣品與平臺的最大垂直位移，本身的測量精度在0.01 mm，在載板去除前整體結(jié)構(gòu)剛度大，在受熱或冷卻過程中變形程度??；（2）模擬中基板的整體尺寸為 250 mm×200 mm×296 μm（包括載板），其中 3層無芯基板厚度為71 μm，其在厚度方向上的相對變化在1.7%左右，在可接受的誤差范圍內(nèi)（＜5%）；同時實際實驗條件更為復(fù)雜，如材料物性參數(shù)的變化、翹曲的測量誤差等，在實際測量中每個案例都有所不同。

表2 每個分析步驟結(jié)束后模型的翹曲變形模擬結(jié)果與試驗測量結(jié)果對比單位/mm

4.2 模擬結(jié)果討論

對無芯基板翹曲變形大小有重要影響的因素包括材料間CTE匹配度、基板的三維尺寸、銅層殘銅率等[4]。其中對于CTE匹配度的研究文獻(xiàn)較多[5，6]，改善翹曲變形的建議是使用CTE相近的絕緣層與銅層材料，可以有效降低無芯基板的翹曲值。本文主要研究各絕緣層、銅層的厚度及銅層殘銅率對無芯基板制造工藝過程中翹曲變形大小的影響。

圖5 無芯基板在z方向上的變形值

4.2.1 銅層殘銅率設(shè)計

考慮到電路本身圖案過于復(fù)雜，如果進(jìn)行一比一對應(yīng)建模，建模過程復(fù)雜繁瑣，同時對網(wǎng)格劃分要求高，計算時間長。因上層絕緣層即半固化片材料在壓合時會填入到第2層線路的空隙中，造成中間層為Cu與半固化片材料交錯的復(fù)合材料。這部分材料的屬性可以由復(fù)合材料的混合法則求出：

其中，E為楊氏模量，v為泊松比，a為熱膨脹系數(shù)，V表示體積，f、m分別代表銅、半固化片。銅層圖案決定了殘銅率的大小。模擬中發(fā)現(xiàn)殘銅率的大小對翹曲變形的大小有重要影響。試驗條件下實際銅層殘銅率的取值范圍為58.48%～87.72%。圖6中所示為無芯基板尺寸保持不變的情況下，隨著殘銅率變化時無芯基板的翹曲變形。結(jié)果表明隨著殘銅率的變化，翹曲變形的結(jié)果有先減小后增大的趨勢，殘銅率過高或者過低都會增大翹曲，因此合理地設(shè)計殘銅率大小能有效減小翹曲，同時設(shè)計中應(yīng)該盡量保證兩側(cè)基板中Cu電路圖案的一致性，殘銅的分布也對翹曲變形有重要影響。

圖6 無芯基板翹曲變形大小隨殘銅率變化

4.2.2 絕緣層與銅層厚度設(shè)計

無芯基板中絕緣層與銅層的三維尺寸中，主要是厚度對整個基板翹曲變形的大小有重要影響。表3中所示為各層厚度的變化范圍。模擬主要對其中外層、內(nèi)層半固化片、中間銅層的厚度進(jìn)行改變，對比各模擬結(jié)果，總結(jié)如表4所示。

表3 無芯基板各層厚度變化范圍

表4 各層厚度變化對翹曲的影響

圖7 中間銅層厚度變化與翹曲變形之間的關(guān)系

5 總結(jié)

本文介紹了一種對稱進(jìn)行的3層無芯基板制造工藝，并對該過程利用有限元軟件ABAQUS6.10進(jìn)行了模擬仿真，模擬計算基板的翹曲變形。文章以無芯基板的三維尺寸與銅層殘銅率為研究對象，介紹了對殘銅率的模擬方法，通過模擬對比探究這兩種因素對翹曲變形大小的影響，并得出以下結(jié)論及工藝設(shè)計建議：

（1）影響翹曲變形的主要因素包括各層材料CTE不匹配度、無芯基板的三維尺寸和銅層殘銅率等；

（2）大小適當(dāng)?shù)臍堛~率會有效減小翹曲，過高與過低的殘銅率都會增大翹曲值，同時也需要盡量保證兩側(cè)銅圖案走線一致；

（3）無芯基板的整體厚度增加能夠有效抑制翹曲值，但增加厚度的同時不能破壞無芯基板整體結(jié)構(gòu)的幾何對稱性，對稱性的保證是降低翹曲的重要條件。

[1]Shuto T.Next genereation high density build-up package substrate[C].ECWC10,2010.

[2]Cho S,Chang T-E,Lee J Y,et al.New dummy design and stiffener on warpage reduction in Ball Grid Array Printed Circuit Board[J].Microelectronics Reliability,2010,50(2)：242-250.

[3]侯朝昭,邵遠(yuǎn)城,李茂源,等.IC封裝無芯基板的發(fā)展與制造研究[J].電子工藝技術(shù),2014,(4)：187-189.

[4]Raghavan S,Klein K,Yoon S,et al.Methodology to predict substrate warpage and different techniques to achieve substrate warpage targets[J].IEEE Transactions on components,packaging and manufacturing technology,2011,1(7)：1064-1074.

[5]Cho S,Cho S,Lee J Y.Estimation of warpage and thermal stress of IVHs in flip-chip ball grid arrays package by FEM[J].Microelectronics Reliability,2008,48(2)：300-309.

[6]Kim J,Lee S,Lee J,et al.Warpage issues and assembly challenges using coreless package substrate[C].IPC APEX EXPO,2012.

[7]Kurashina M,Mizutani D,Koide M,et al.Low warpage coreless substrate for large-size LSI packages[C].Electronic Components and Technology Conference(ECTC),2012 IEEE 62nd,2012：1378-1383.

[8]Timoshenko S.Analysis of bi-metal thermostats[J].JOSA,1925,11(3)：233-255.

A Manufacturing Process and Warpage Simulation of Three-layers Coreless Substrate

LI Maoyuan1,DIAO Simian2,LIU Jiahuan1,DENG Tianzhengxiong1，LI Yang1
（1.School of Material Science and Engineering Huazhong University of Science and Technology,Wuhan 430074,China；2.Shenzhen Yejiawei Technology Limited Company,Shenzhen 518000,China）

Due to the fact that the thermomechanical properties of the different materials do not match,the warpage during the manufacturing and assembly process is one of the biggest challenges in applying the coreless substrate.In the paper,a manufacturing process of a coreless substrate is introduced.The process is simulated by the finite element software ABAQUS6.10.The influence of different factors on the warpage is analyzed by analyzing the simulation results and the mechanism of warping deformation,and the helpful suggestionhasbeengiventoreduce the warpage.

corelesssubstrate;warpage;ABAQUS

TN405.97

A

1681-1070（2017）12-0009-05

2017-09-16

李茂源（1992—），男，湖北監(jiān)利人，在讀博士，研究方向為電子封裝可靠性的有限元模擬、高分子多尺度模擬。