分段曲率補(bǔ)償帶隙基準(zhǔn)的設(shè)計

白宇欣，李燕楠

(1. 西安電子科技大學(xué) 附屬中學(xué)， 陜西 西安 710071；2. 重慶郵電大學(xué) 光電工程學(xué)院， 重慶 400065)

分段曲率補(bǔ)償帶隙基準(zhǔn)的設(shè)計

白宇欣1，李燕楠2

(1. 西安電子科技大學(xué) 附屬中學(xué)， 陜西 西安 710071；2. 重慶郵電大學(xué) 光電工程學(xué)院， 重慶 400065)

基于SMIC 0.18 μm CMOS工藝，采用分段曲率補(bǔ)償技術(shù)設(shè)計了一種低溫漂帶隙基準(zhǔn)電壓源。利用工作在亞閾值區(qū)的NMOS晶體管的漏電流與柵源電壓的指數(shù)關(guān)系產(chǎn)生一個非線性補(bǔ)償電流，在高溫段對基準(zhǔn)電壓進(jìn)行溫度補(bǔ)償。利用Cadence軟件對基準(zhǔn)電路進(jìn)行設(shè)計和仿真。結(jié)果表明，在-40～125 ℃的溫度范圍內(nèi)，文中設(shè)計的基準(zhǔn)電路獲得了3.4 ppm/℃的溫度系數(shù)，在1 kHz、100 kHz、1 MHz的頻率處分別獲得了-78.7 dB、-54.9 dB、-32.5 dB的電源抑制比。

帶隙基準(zhǔn); 分段曲率補(bǔ)償; 亞閾值區(qū)

基準(zhǔn)電壓源是集成電路的重要組成模塊之一，廣泛用于鎖相環(huán)(PLL)、模/數(shù)轉(zhuǎn)換器(ADC)、動態(tài)存儲器(DRAM)等電路中，為芯片提供與工藝，電源電壓和溫度(PVT)變化無關(guān)的恒定參考電壓。在高精度集成電路中，低溫度系數(shù)、高電源抑制比的基準(zhǔn)電壓源設(shè)計很重要。傳統(tǒng)的一階帶隙基準(zhǔn)的溫度特性受三極管基極-發(fā)射極電壓VBE非線性的影響，溫度系數(shù)>20 ppm/℃[1]。為了得到高精度的基準(zhǔn)電壓，多種帶隙基準(zhǔn)補(bǔ)償技術(shù)被提出，如與溫度相關(guān)電阻比例[2]、VBE線性化補(bǔ)償[3]、分段線性補(bǔ)償[4]、指數(shù)補(bǔ)償[5]等。本文采用曲率補(bǔ)償技術(shù)設(shè)計了一種低溫度系數(shù)的帶隙基準(zhǔn)電路，在高溫段對基準(zhǔn)電壓進(jìn)行補(bǔ)償，有效改善了基準(zhǔn)電路的溫度特性。

1 帶隙基準(zhǔn)基本原理

傳統(tǒng)的帶隙基準(zhǔn)電壓源由正溫度系數(shù)電壓和負(fù)溫度系數(shù)電壓以一定的比例相加，進(jìn)而得到與溫度無關(guān)的基準(zhǔn)電壓[6]。在設(shè)計帶隙基準(zhǔn)電路時，通常將三級管的基極-發(fā)射極電壓VBE作為負(fù)溫度系數(shù)電壓，將兩個具有不同電流密度的三級管的基極-發(fā)射極電壓差值ΔVBE作為正溫度系數(shù)電壓。圖1為帶隙基準(zhǔn)電壓源的基本原理，其中基準(zhǔn)輸出電壓Vref滿足

Vref=VBE+KΔVBE

(1)

式中，K為比例系數(shù)。

圖1 帶隙基準(zhǔn)電壓源的基本原理

實(shí)際上，VBE與溫度的關(guān)系是非線性的，其具體表達(dá)式為[7]

(2)

其中，VG0為0 ℃時硅的帶隙電壓；T0為參考溫度；η為與工藝有關(guān)的溫度常數(shù)；α為集電極電流的溫度階數(shù)；k為玻爾茲曼常數(shù)；T為絕對溫度；q為電子電荷量。由式(2)可知，為了獲得地溫度系數(shù)的基準(zhǔn)電壓，需要對三極管基極-發(fā)射極電壓VBE的高階項(xiàng)進(jìn)行補(bǔ)償。

2 分段曲率補(bǔ)償帶隙基準(zhǔn)

本文設(shè)計的分段曲率補(bǔ)償帶隙基準(zhǔn)如圖2所示，其中MOS晶體管Ms1～Ms5構(gòu)成啟動電路，M1～M3構(gòu)成曲率補(bǔ)償電路，MOS晶體管M4～M8、電阻R1～R3、運(yùn)算放大器A1和A2構(gòu)成帶隙基準(zhǔn)核心電路。在核心電路中，運(yùn)算放大器A1和A2是完全相同的，此處利用運(yùn)算放大器的虛短特性對其輸入端進(jìn)行鉗位，確保運(yùn)算放大器各輸入端的電壓相等。

為了克服簡并偏置點(diǎn)對基準(zhǔn)電路的影響，本文設(shè)計了啟動電路，其工作原理是：電路上電時，二極管連接的MOS晶體管Ms3和Ms4導(dǎo)通，節(jié)點(diǎn)A的電壓逐漸增加，從而Ms1和Ms2導(dǎo)通，將M4～M8的柵極電壓拉低，基準(zhǔn)電路實(shí)現(xiàn)啟動；當(dāng)基準(zhǔn)電路的輸出穩(wěn)定之后，MOS晶體管Ms5導(dǎo)通，節(jié)點(diǎn)A的電壓降低，從而Ms1和Ms2截止，啟動電路關(guān)斷，啟動完成。

圖2 分段曲率補(bǔ)償帶隙基準(zhǔn)電路

由圖2可知，M2與M3具有相同的柵源電壓，本文中通過調(diào)節(jié)M1與M2的寬長比使M3在整個工作溫度范圍內(nèi)始終處于在亞閾值區(qū)，因而M3的漏電流INL與其柵源電壓VGS滿足[8]

(3)

式中，μn為電子遷移率；Cox為單位面積柵氧化層電容；W/L為M3的寬長比；n為亞閾值斜率因子；VT為熱電壓；VGSn為M3的柵源電壓，VTHn為M3的亞閾值電壓。

圖3為分段曲率補(bǔ)償帶隙基準(zhǔn)補(bǔ)償原理示意圖，其中VBE為負(fù)溫度系數(shù)電壓，VPTAT為與絕對溫度成正比(Proportional to Absolute Temperature, PTAT)的電壓，VNL為MOS晶體管M3漏電流INL在電阻R3上產(chǎn)生的電壓。由圖3可知本文設(shè)計的帶隙基準(zhǔn)的溫度補(bǔ)償原理是：先通過設(shè)計使一階補(bǔ)償后的基準(zhǔn)電壓在整個溫度范圍內(nèi)呈現(xiàn)負(fù)溫度系數(shù)，然后利用非線性補(bǔ)償電流INL在電阻R3上產(chǎn)生的電壓VNL在高溫段對基準(zhǔn)電路進(jìn)行溫度補(bǔ)償，從而獲得低溫度系數(shù)的基準(zhǔn)電壓。

圖3 分段曲率補(bǔ)償帶隙基準(zhǔn)補(bǔ)償原理示意圖

綜上所述，圖2所示帶隙基準(zhǔn)電路的輸出電壓Vref可表示為

(4)

式(4)中，VEB1為三極管Q1的發(fā)射極-基極電壓，m為三極管Q1與Q2的發(fā)射極面積之比，本文中取m的值為8，括號中第一項(xiàng)為流過電阻R1的負(fù)溫度系數(shù)電流，第二項(xiàng)為流過電阻R2的正溫度系數(shù)電流。由式(3)和式(4)可知，通過優(yōu)化電阻R1、R2以及MOS晶體管M3的寬長比等參數(shù)就可以獲得低溫度系數(shù)的基準(zhǔn)輸出電壓。

為了保證帶隙基準(zhǔn)電路的穩(wěn)定性以及盡可能節(jié)省電路的面積和功耗，本文采用折疊式共源共柵運(yùn)算放大器，其電路結(jié)構(gòu)如圖4所示，其中Vb1～Vb4為偏置電壓，由偏置電路提供。MOS晶體管M12～M15構(gòu)成寬擺幅共源共柵電流鏡，在拓寬電路工作范圍的同時也提高了輸出阻抗，因而該運(yùn)算放大器電路可獲得較高增益。

圖4 折疊式共源共柵運(yùn)算放大器電路

3 電路仿真

在SMIC 0.18 μm CMOS工藝下采用Cadence軟件對折疊式共源共柵運(yùn)算放大器和分段曲率補(bǔ)償帶隙基準(zhǔn)進(jìn)行仿真。圖5為折疊式共源共柵運(yùn)算放大器的頻率響應(yīng)曲線。結(jié)果表明，該放大器獲得了83.7 dB的低頻增益、59.46°的相位裕度和16.03 MHz的單位增益帶寬。

圖5 折疊式共源共柵運(yùn)算放大器的頻率響應(yīng)曲線

圖6為分段曲率補(bǔ)償帶隙基準(zhǔn)電路的溫度特性曲線。結(jié)果顯示，在1.8 V電源電壓下，-40～125 ℃的溫度范圍內(nèi)，基準(zhǔn)電路的輸出電壓為600 mV，溫度系數(shù)3.4 ppm/℃。

圖6 分段曲率補(bǔ)償帶隙基準(zhǔn)的溫度特性曲線

圖7為分段曲率補(bǔ)償帶隙基準(zhǔn)電路的電源抑制比曲線。結(jié)果顯示，在1 kHz、100 kHz以及1 MHz的頻率處，基準(zhǔn)電路分別獲得了-78.7 dB、-54.9 dB以及-32.5 dB的電源抑制比。

圖7 分段曲率補(bǔ)償帶隙基準(zhǔn)的電源抑制比曲線

4 結(jié)束語

本文提出了一種采用曲率補(bǔ)償技術(shù)的帶隙基準(zhǔn)，其利用工作在亞閾值區(qū)的NMOS管的漏電流與柵源電壓的指數(shù)關(guān)系產(chǎn)生一個非線性電流，在高溫段對基準(zhǔn)電壓進(jìn)行補(bǔ)償。本文所設(shè)計的帶隙基準(zhǔn)電路結(jié)構(gòu)簡單，且具有較好的溫度特性和電源抑制比，可以應(yīng)用于低壓低功耗電路中。

[1] Wan Meilin, Gu Haoshuang, Zhang Zhenzhen. A Sub-1-ppm/°C Curvature-Compensated Bandgap Voltage Reference[C].Xi’an:International Conference on Integrated Circuits and Micro Systems,2016.

[2] Leung C Y, Leung K N, Mok P K T. Design Of A 1.5-V High-Order Curvature-Compensated Cmos Bandgap Reference[J]. Circuits & Systems,2004, 1(1): 48-52.

[3] Malcovati P, Maloberti F, Fiocchi C, et al. Curvature-compensated BiCMOS bandgap with 1-V supply voltage[J]. IEEE Journal of Solid-State Circuits, 2000,36(7): 1076-1081.

[4] Rincon-Mora G, Allen P E. A 1.1-V current-mode and piecewise-linear curvature-corrected bandgap reference[J]. IEEE Journal of Solid-State Circuits,1998,33(10):1551-1554.

[5] 毛偉,張波.一種新型的指數(shù)曲率補(bǔ)償帶隙基準(zhǔn)源[J]. 微電子學(xué),2006,36(4): 495-497.

[6] 畢查德·拉扎維. 模擬CMOS集成電路設(shè)計[M]. 陳貴燦,程軍, 張睿智,等,譯.西安: 西安交通大學(xué)出版社, 2002.

[7] Li J H, Zhang X B, Yu M Y. A 1.2-V piecewise curvature-corrected bandgap reference in 0.5μm CMOS process[J]. IEEE Transactions on Very Large Scale Integration Systems,2011,19(6):1118-1122.

[8] Huang Y, Cheung C, Najafizadeh L. A multi-piecewise curvature-corrected technique for bandgap reference circuits[C].Chengdu:International Midwest Symposium on Circuits and Systems, IEEE, 2013.

Design of Piecewise Curvature Compensation Bandgap Reference

BAI Yuxin1， LI Yannan2

(1. The Affiliated High School, Xidian University, Xi’an 710071,China;2. School of Photoelectric Engineering,Chongqing University of Posts and Telecommunications,Chongqing 400065, China)

Based on SMIC 0.18 μm CMOS process, a low temperature drift bandgap reference voltage source is designed by adopting piecewise curvature compensation technique. The reference voltage is compensated in the high temperature range by non-linear compensation current, which is generated by utilizing the exponential relationship between the drain current and the gate source voltage of the NMOS transistor operating in the subthreshold region. Cadence software is used to design and simulate the reference circuit, and the results show that the designed reference circuit achieves temperature coefficient of 2.7 ppm/℃ in the temperature range of -40～125 ℃, and the power supply rejection ratio of -78.7 dB, -54.9 dB, -32.5 dB at the frequency of 1 Hz, 100 kHz, 1 MHz, respectively.

bandgap reference; piecewise curvature compensation; sub-threshold region

2017- 05- 15

李燕楠(1992-)，女，碩士研究生。研究方向：模擬CMOS集成電路。

10.16180/j.cnki.issn1007-7820.2017.12.008

TN432

A

1007-7820(2017)12-028-04