解決集成電路漏電和中點電位異常的實例分析

邱靜君

（無錫華潤矽科微電子有限公司，無錫214000）

解決集成電路漏電和中點電位異常的實例分析

邱靜君

（無錫華潤矽科微電子有限公司，無錫214000）

集成電路(IC)制造中，某些工藝的異常會使得相關的擴散區(qū)域產(chǎn)生缺陷，導致IC芯片性能異常，圓片中測低良。一款雙極功放集成電路芯片,由于NPN管發(fā)射區(qū)缺陷，引起IC芯片漏電和輸出端中點電位異常，導致中測低良。從電路原理出發(fā)，分析如何建立中點電位，推導中點電位與器件參數(shù)的關系。結(jié)合IC芯片漏電，分析了相關器件參數(shù)跟工藝的關系，通過對失效管芯進行解剖腐蝕，定位到管芯失效的原因是NPN管的發(fā)射區(qū)存在缺陷。通過將發(fā)射區(qū)磷SOD工藝改變?yōu)榱咨殡x子注入工藝，改善了工藝缺陷，解決了該產(chǎn)品的性能異常和中測低良率。

集成電路；漏電；中點電位；發(fā)射區(qū)；缺陷；磷；砷；原子半徑

1 引言

IC圓片試驗中，會遇到芯片性能異常和圓片中測低良現(xiàn)象。某個雙通道功率放大集成電路[1]在試制前期，中測良率不穩(wěn)定，低良嚴重時中測批良率僅55%左右。中測失效現(xiàn)象主要表現(xiàn)為芯片漏電和輸出端中點電位異常。為解決問題，對異常原因進行了分析，找出失效機理，并通過工藝改進得以解決。

2 中測失效現(xiàn)象描述、分析及改進試驗

2.1 中測失效現(xiàn)象

該款IC為雙通道功率放大IC，前期中測良率在55%至90%間波動。對中測采集的數(shù)據(jù)進行分析，發(fā)現(xiàn)失效項主要是漏電偏大和輸出端中點電位（簡稱中點或中點電位）隨機變高或變低失效。表1是中測良率高、中、低典型批次的失效統(tǒng)計，可見如果去除了上述兩項失效，則中測良率達到90%以上。

表1 中測良率高、中、低典型批次的中測情況

對不良品集中區(qū)域，隨機連續(xù)測試10個管芯，以雙通道中的通道1（對應PIN2）為例，9V電源下中點電位數(shù)據(jù)如表2（單位：V），波動明顯。9V下理論中點4.5V，10個管芯3個超規(guī)范失效。

表2 連續(xù)10個管芯的中點測試數(shù)據(jù)

何種原因引起漏電和中點異常呢？需要分析中點跟器件參數(shù)的關系，以及芯片漏電、相關器件參數(shù)跟工藝的關系。先從中點的建立開始分析，以通道1輸出端PIN2的電位V2為例。

圖1 中點形成原理圖

2.2 雙通道功放電路的中點設置

該款IC中點形成原理圖如圖1，電路正常工作時，R18、R20、T22、T23 首先導通，然后通過 R21、T84(正常工作時T84不導通，其電流忽略)給T19、T20、T21提供基極電流。以Vcc=9V為例，仿真計算推導輸出端PIN2電位V2與器件參數(shù)（NPN管的Hfe-npn、Vbe-npn）的關系。

T19給偏置模塊供電，IcT19≈407.8uA。T20給消“POP”聲模塊供電，IcT20≈358.0uA。IcT21=（V9－VbeT21－VbeT27）/（R32+R33）≈265.1uA。IcT19、IcT20、IcT21數(shù)值為仿真計算數(shù)據(jù)。T19、T20、T21的基極電流之和Ib=(IcT19+IcT20+IcT21)/Hfe-npn≈1030.9μA/Hfe-npn。Hfe-npn表示 NPN 管 T19、T20、T21的放大，IcT19、IcT20、IcT21 分別表示 T19、T20、T21 的集電極電流，VbeT21、VbeT27 分別表示 T21、T27 的 be結(jié)正向壓降，V9是SVR端PIN9的電位。

V9、Ib滿足以下等式：

等式可變?yōu)椋?/p>

則

T27、T29 面積比 4:2，R33、R49 電阻值比 100:200，T27、T29、R33、R49 組成一個比例為 2:1 的鏡像電流源[2]，滿足 IcT27：IcT29=2:1

通道1中點PIN2電位V2由IcT29在R5上的壓降加上參考電位Vref形成（Vref恒定，仿真計算值0.703V，電流I=0.8uA忽略）：

式2表明中點電位V2受NPN管放大Hfe-npn和正向壓降Vbe-npn影響。

該款 IC，Hfe-npn 規(guī)范 80～200，典型值 120，在Hfe-npn規(guī)范內(nèi)V2跟Hfe-npn變化的關系如表3?？梢钥吹剑贖fe-npn規(guī)范內(nèi)，V2的變化范圍在0.2V之內(nèi)（－0.109～0.087）。變化曲線如圖2

表3 中點電位跟Hfe-npn的關系

圖2 中點電位跟Hfe-npn關系

NPN管的BE結(jié)正向壓降跟結(jié)電流的關系△Vbe-npn=60(mV)logI2/I1，I1、I2表示流過be結(jié)上的電流。假設I2/I1=10，即電流增加10倍，△Vbe-npn變化60mV?？梢娨欢ǚ秶鷥?nèi)的電流變化對Vbe-npn影響很小，因此正常的Vbe-npn波動幾乎不影響中點電位的高低。

2.3 對引起中點電位異常和漏電的分析

在式（2）中代入 Hfe-npn=120，VbeT22=VbeT23=VbeT21=VbeT27=0.74V（模型數(shù)據(jù)），得 V2=4.502V，設計的中點正好是Vcc的中心值。圓片測試結(jié)果，良品管芯V2也基本分布在4.5V附近。

何種原因?qū)е铝藞A片中很多管芯漏電和中點異常呢？從式2可以看到，中點異常應該跟某個原因?qū)е翹PN管的Hfe-npn、Vbe-npn參數(shù)畸變有關，結(jié)合圓片中很多管芯漏電失效，分析認為可能跟工藝缺陷相關。于是，對失效管芯進行了表面腐蝕分析[3]，確認發(fā)射區(qū)存在大量“火柴棍”式缺陷[4]，如圖3：

這種“火柴棍”式缺陷是生產(chǎn)過程中引入的二次缺陷（或稱工藝誘生缺陷），也稱為熱氧化層錯OSF[5]。眾所周知，缺陷的存在會使載流子遷移率[6]下降，使PN結(jié)反向漏電流增加，造成器件漏電、反向軟擊穿等。發(fā)射區(qū)缺陷會使得NPN管的Hfe-npn、Vbe-npn發(fā)生畸變。這種缺陷隨機發(fā)生，導致該款IC漏電以及中點電位隨機變大或變小，致使管芯失效，圓片良率下降。

圖3 發(fā)射區(qū)“火柴棍”式缺陷

2.4 發(fā)射區(qū)缺陷的機理分析和改善發(fā)射區(qū)缺陷的試驗

氧化層錯OSF的形成機理有多種解釋，但大多數(shù)學者認為是無位錯硅單晶中的間隙原子聚集成弗蘭克位錯環(huán)，在熱氧化過程中弗蘭克位錯環(huán)向Si-SiO2界面發(fā)射空位，形成了熱氧化缺陷。該產(chǎn)品工藝采用外加工產(chǎn)線的標準工藝，發(fā)射區(qū)采用SOD磷擴散，只有磷沒有砷。查閱相關資料，硅原子半徑[7]0.117nm，磷原子半徑0.110nm。由于磷原子和本征硅原子的半徑差異，存在間隙原子，當間隙原子達到臨界值時，便凝聚成弗蘭克位錯環(huán)[8]。要消除這種缺陷，解決方法之一是在發(fā)射區(qū)磷擴散的同時摻入砷原子。砷原子半徑0.118nm，跟硅原子半徑接近且略大于硅原子半徑，摻入砷原子可以緩解磷原子和本征硅原子間由于原子半徑不匹配而產(chǎn)生的失配。將發(fā)射區(qū)SOD磷擴散工藝改為發(fā)射區(qū)離子注入工藝（同時注入磷和砷）進行試驗。試驗結(jié)果，發(fā)射區(qū)缺陷消失，圓片中測良率達到90%以上。

圖4、圖5是發(fā)射區(qū)SOD磷擴散芯片和發(fā)射區(qū)離子注入（磷和砷）試驗芯片同時進行的缺陷腐蝕。

3 改進結(jié)果

改用發(fā)射區(qū)離子注入（磷砷）后，發(fā)射區(qū)缺陷消失，器件漏電減少，中點電位正常。表4是隨機抽取改進后三批的中測良率、漏電失效和中點異常失效的數(shù)據(jù)?？梢钥吹?，漏電失效和中點異常失效明顯減少，中測良率穩(wěn)定在90%以上。

圖4 發(fā)射區(qū)SOD磷擴散工藝缺陷

圖5 發(fā)射區(qū)離子注入磷和砷，沒有缺陷

改用發(fā)射區(qū)離子注入后隨機抽1片采集中測數(shù)據(jù)，隨機連續(xù)10個管芯的中點電位數(shù)據(jù)如表5，顯示中點電位的分布集中在典型值4.5V附近，波動很小。

表4 改進后隨機三批中率

表5 改進后連續(xù)10個管芯的中點測試數(shù)據(jù)

隨機抽取改發(fā)射區(qū)前后各自連續(xù)14個批次的良率對比見圖6，前14批采用發(fā)射區(qū)SOD磷擴散，后14批改用發(fā)射區(qū)離子注入（磷砷）工藝，中測良率提高了20%以上。

圖6 改發(fā)射區(qū)離子注入前后中測良率比較

4 結(jié)束語

通過這個案例，說明了雙極IC工藝中，發(fā)射區(qū)單純磷擴散工藝存在熱氧化層錯OSF導致IC漏電和參數(shù)異常的風險，通過改變發(fā)射區(qū)工藝增加砷注入可改善此類缺陷。

[1]劉京南，王成華.電子電路基礎［M］.北京：電子工業(yè)出版社，2006.Liu Jingnan，Wang Chenghua.Electronic Circuit Basis［M］.Beijing:Electronic Industry Press,2006.

[2]PAUL R.GRAY，PAUL J.HURST，STEPHEN H.LEWIS.模擬集成電路的分析與設計［M］.張曉林譯.北京：高等教育出版社，2005.PAUL R.GRAY，PAUL J.HURST，STEPHEN H.LEWIS.Analysis and Design of Analog Integrated Circuits［M］.Zhang Xiaolin translation.Beijing:Higher Education Press,2005.

[3]張安康.微電子器件與電路可靠性［M］.北京：電子工業(yè)出版社，1994.Zhang Ankang.Microelectronic Devices and Circuit Reliability［M］.Beijing:Electronic Industry Press,1994.

[4]S.K.Ghandhi.超大規(guī)模集成電路工藝原理——硅和砷化鎵［M］.章熙康,江綿恒,王瓔等譯.北京：電子工業(yè)出版社，1986.S.K.Ghandhi.The Process Pprinciple of VLSI-Silicon and Gallium Arsenide［M］.Zhang Xikang,Jiang Mianheng,Wang Ying et al translation.Beijing:Electronic Industry Press,1986.

[5]Stephen A.Campbell.微電子制造科學原理與工程技術(shù)［M］.曾瑩,嚴利人,王紀民,等譯.北京：電子工業(yè)出版社,2003.Stephen A.Campbell.Microelectronics Manufacturing Principles and Engineering Techniques ［M］.Zeng Ying，Yan Liren,Wang Jimin et al translation.Beijing:Electronic Industry Press,2003.

[6]浙江大學半導體器件教研室，晶體管原理［M］..北京：國防工業(yè)出版社出版,1980.Semiconductor Device Teaching and Research Office of Zhejiang University,Principles of Transistors［M］.Beijing:National Defense Industry Press,1980.

[7]施敏.半導體器件物理與工藝［M］.趙鶴鳴,錢敏,黃秋萍譯.蘇州:蘇州大學出版社，2002.Shi Min.Semiconductor Device Physics and Technology［M］.Zhao Hemin,Qian Min,Huang Qiuping translation.Suzhou:Suzhou University Press,2002.

[8]金德宣,李宏揚.VLSL工藝技術(shù)--超大規(guī)模集成電路工藝技術(shù)［M］.石家莊：半導體技術(shù).1985.Jin Dexuan,Li Hongyang.VLSL Technology-Large Scale Integrated Circuit Technology［M］.Shijiahzhuang:Semiconductor Technology,1985.

A Case Study of Solving Leakage Current and Abnormal Midpoint Potential in Integrated Circuits

Qiu Jingjun
（Wuxi China Resources Semico Co.,Ltd.,Wuxi 214000，China）

During the manufacturing process of integrated circuits(IC),sometimes certain processing anomalies can cause defects in the relevant diffusion region,which results in abnormal performance of IC chips and low yield of wafers.In the case study of a bipolar power amplifier IC chip,defects in the emitter region of NPN transistor cause leakage current and abnormal midpoint potential at output end，which results in low yield of wafers.It is introduced by a beginning of circuitous philosophy,followed with an analysis of procedurally establishing midpoint potential and deduction of the relation between midpoint potential and device parameters.Combined with IC chip leakage,it continues by analyzing the relation between manufacturing process and these device parameters,concluding that the chip failure results from defects of the emitter region in the NPN transistor through dissection and corrosion of the failed chip.Finally,defects are improved with changing the processing of the emitter region from P-SOD to ion implantation PAs,which solves the problem of abnormal performance and low yield.

Integrated circuits;Leakage of electricity;Midpointpotential;Emitter;Defect;Phosphorus;Arsenic;Atomic radius

10.3969/j.issn.1002-2279.2017.05.004

TN4

B

1002-2279-（2017）05-0012-04

邱靜君（1963—），女，浙江臺州人，高級工程師，主研方向：雙極功率集成電路工藝設計。