面向無線通信收發(fā)系統(tǒng)的鎖相環(huán)設(shè)計(jì)

齊文軍

(91550部隊(duì)，遼寧 大連 116023)

面向無線通信收發(fā)系統(tǒng)的鎖相環(huán)設(shè)計(jì)

齊文軍

(91550部隊(duì)，遼寧 大連 116023)

為縮短無線通信收發(fā)系統(tǒng)中鎖相環(huán)(PLL)的鎖定時(shí)間，文中研究了鎖相環(huán)中的鑒頻鑒相器(PFD)和電荷泵(CP)電路模塊，通過引入全新的動(dòng)態(tài)PFD和推入式電荷泵，消除了盲區(qū)的同時(shí)，縮短了鎖定時(shí)間?；谏鲜鲅芯浚O(shè)計(jì)并實(shí)現(xiàn)了一種基于電荷泵的快速鎖定鎖相環(huán)(CP-PLL)。經(jīng)過測試，該CP-PLL能夠快速鎖定203.4～286.6 MHz范圍內(nèi)的信號頻率，具有鎖定時(shí)間短、相位噪聲小、功耗較低等優(yōu)點(diǎn)。設(shè)計(jì)可提高中高速無線通信收發(fā)系統(tǒng)的信道切換速度，具有良好的應(yīng)用價(jià)值。

無線通信收發(fā)系統(tǒng)；鎖相環(huán)(PLL)；鎖定時(shí)間；鑒頻鑒相器(PFD)；電荷泵(CP)

鎖定時(shí)間作為鎖相環(huán)頻率合成器的重要指標(biāo)，其時(shí)間長短決定了鎖相環(huán)(Phase-Locked Loop，PLL)所處通信收發(fā)系統(tǒng)的信道切換速度[1]。利用鑒頻鑒相器(Phase Frequency Detector，PFD)在鎖相環(huán)中添加延時(shí)單元可有效消除死區(qū)，但會(huì)引起復(fù)位時(shí)間的增加甚至是時(shí)鐘邊沿的丟失(盲區(qū)時(shí)間范圍內(nèi))，對鎖相環(huán)的鎖定速度造成較大的影響[2-3]。而使用前饋補(bǔ)償法和分?jǐn)?shù)分頻法來縮短鎖定時(shí)間，又會(huì)帶來電路結(jié)構(gòu)與操作復(fù)雜等問題[4-6]。就目前來看，唯有動(dòng)態(tài)調(diào)整帶寬方法能有效降低相位毛刺和噪聲，并縮短系統(tǒng)的鎖定時(shí)間[7-15]。

因此，本文重點(diǎn)研究了PLL結(jié)構(gòu)中的鑒頻鑒相器PFD和電荷泵(Charge Pump，CP)電路模塊，提出并引入一種全新的動(dòng)態(tài)PFD；結(jié)合動(dòng)態(tài)調(diào)整帶寬方法，配合推入式電荷泵的使用，加速PLL鎖定，縮短鎖定時(shí)間，有效消除運(yùn)行過程中的盲區(qū)和死區(qū)。

1 電路設(shè)計(jì)

如圖1所示，為本文所設(shè)計(jì)并改良的PLL結(jié)構(gòu)示意框圖。與傳統(tǒng)PLL電路相比，新增了一條電荷泵回路，在PLL鎖定前電荷泵CP2會(huì)保持運(yùn)行狀態(tài)，至PLL鎖定前的某一設(shè)定時(shí)刻停止并退出該回路。該操作能有效降低電荷泵的鎖定時(shí)間，且不會(huì)對環(huán)路功耗以及相位噪聲造成不利影響。

圖1 本文設(shè)計(jì)的PLL結(jié)構(gòu)示意框圖

1.1 PFD

如圖2所示，即為本文提出并引入的全新動(dòng)態(tài)PFD。初始時(shí)刻時(shí)，F(xiàn)EB=REF=DN=UP=0，且A=B=1，可推斷出此時(shí)傳輸門T1(T2)導(dǎo)通，E=F=0，繼而可知C=D=1。此時(shí)，若REF的上升沿優(yōu)先于FEB，M11進(jìn)入導(dǎo)通狀態(tài)，B點(diǎn)開始放電，并逐步降低至低電平，之后UP=1；當(dāng)FEB的上升沿到達(dá)，此時(shí)SW2=0，T2進(jìn)入關(guān)斷狀態(tài)，而F依舊保持在低電平狀態(tài)。此時(shí)DN=UP=1，PFD執(zhí)行復(fù)位，M3(M9)導(dǎo)通，而M2(M8)截止，C(D)點(diǎn)開始放電并降低為低電平。之后M4(M10)導(dǎo)通，A(B)點(diǎn)開始充電并上升為高電平，DN=UP=0，經(jīng)由與門，使M2(M8)導(dǎo)通，M3(M9)截止，至此復(fù)位完成。當(dāng)DN=UP=0，此時(shí)G=1，使T1導(dǎo)通，信號FEB可傳輸?shù)紼，可知復(fù)位信號和SW1同時(shí)進(jìn)行跳變，如此能夠確保復(fù)位執(zhí)行過程中到來的高電平信號能在復(fù)位過程結(jié)束后傳送到E(F)點(diǎn)。此外，通過在復(fù)位電路中添加延時(shí)單元(由反相器構(gòu)成)可對死區(qū)進(jìn)行有效消除。當(dāng)FEB(REF)信號恰好出現(xiàn)同頻同相時(shí)，DN(UP)存在有窄脈沖，相應(yīng)的PFD輸出可見下圖3。此時(shí)，即便反饋(輸入)信號相位<Δθ，由于DN(UP)的脈沖寬度仍存在，電荷泵可繼續(xù)正常運(yùn)行，從而解決了盲區(qū)問題。

圖2 本文提出并引入的全新動(dòng)態(tài)PFD

圖3 PFD輸出情況

1.2 電荷泵

本文設(shè)計(jì)的電荷泵為保持鎖定電荷泵CP1(在鎖定和未鎖定狀態(tài)下工作)和推入式電荷泵CP2(在未鎖定狀態(tài)工作)。圖4為本文設(shè)計(jì)的電荷泵CP1，其與傳統(tǒng)電路結(jié)構(gòu)不同，該電荷泵添加了兩對電流鏡(M15、M16以及M25、M26)，用于開關(guān)的快速切換。

圖4 本文設(shè)計(jì)的保持鎖定電荷泵CP1

如圖5所示，為本文引入的推入式電荷泵CP2。工作過程中，電荷泵充放電流(ICP1+ICP2)會(huì)在鎖定后變?yōu)镮CP1，可知引入CP2并不會(huì)對PLL環(huán)路帶寬造成影響。

圖5 本文設(shè)計(jì)的推入式電荷泵CP2

1.3 環(huán)路濾波器和壓控振蕩器

本文使用結(jié)構(gòu)較為簡單的二階無源濾波器，避免了一階濾波器所帶來的PLL輸出信號抖動(dòng)問題。壓控振蕩器(VCO)方面，如圖6所示，其包括了運(yùn)放、偏振、復(fù)制偏振、延遲單元、起振電路、整形電路共6個(gè)模塊。其中，整形電路用于提高帶負(fù)載能力，并將正弦波信號轉(zhuǎn)化成方波信號(占空比50%)，去除輸出信號的抖動(dòng)；添加放大器電路構(gòu)成一個(gè)負(fù)反饋系統(tǒng)，用于穩(wěn)定壓控振蕩器的輸出。

圖6 壓控振蕩器(VCO)示意框圖

2 電路性能

本文設(shè)計(jì)的CP-PLL芯片成品，如圖7所示(臺積電0.35 μm工藝)，芯片面積經(jīng)測量為0.44 mm2。整個(gè)MPW芯片含6個(gè)子芯片，共40個(gè)引腳，圖中顯示的8個(gè)引腳為測試引腳。

圖7 本文的CP-PLL芯片照片

本文對設(shè)計(jì)的PLL進(jìn)行了相位噪聲、功耗、鎖定時(shí)間和VCO壓頻等特性的測試和研究。如圖8所示，為PLL的相位噪聲結(jié)果圖。從中可知，1 MHz位置處相位噪聲為-107.8 dBc/Hz。將參考頻率設(shè)定為6～9 MHz，擬合鎖相環(huán)輸出信號頻率和壓控振蕩器輸入電壓，可得到VCO壓頻特性曲線(靈敏度為83.2 MHz/V)，見圖9。從圖中可以看出，設(shè)計(jì)的PLL能鎖定203.40～286.60 MHz范圍內(nèi)的信號頻率，且鎖定時(shí)間能夠低于60個(gè)時(shí)鐘周期，整體功耗也較低(約為13.2 mW)。

圖8 本文PLL測試的相位噪聲結(jié)果圖

圖9 VCO壓頻特性曲線圖

本文統(tǒng)計(jì)了部分已發(fā)表論文中的快速鎖定PLL的性能參數(shù)，并與文中設(shè)計(jì)的快速鎖定電荷泵PLL性能進(jìn)行了對比，結(jié)果如表1所示[8-10]。本文設(shè)計(jì)的PLL雖面積稍大，但鎖定速度較快，且功耗最低。

表1 與各文獻(xiàn)性能比較

3 結(jié)束語

本文基于傳統(tǒng)的快速鎖定鎖相環(huán)電路，優(yōu)化了各模塊電路。引入全新的動(dòng)態(tài)PFD，消除了盲區(qū)的同時(shí)，縮短了鎖定時(shí)間；引入含兩對電流鏡的保持鎖定電荷泵，使開關(guān)實(shí)現(xiàn)快速切換；引入推入式電荷泵，并結(jié)合動(dòng)態(tài)帶寬調(diào)整方法，促進(jìn)PLL快速入鎖，并維持功耗和相位噪聲穩(wěn)定；調(diào)整并改良了壓控振蕩器以滿足本文PLL的設(shè)計(jì)需求。經(jīng)測試發(fā)現(xiàn)，本文設(shè)計(jì)的快速鎖定鎖相環(huán)能夠迅速鎖定處于203.40～286.60 MHz范圍內(nèi)的信號頻率，并具有鎖定時(shí)間較短、功耗較低等優(yōu)勢?？捎糜谔岣咧懈咚贌o線通信收發(fā)系統(tǒng)的信道切換速度，具有良好的應(yīng)用價(jià)值。

[1] 安娜.基于鎖相環(huán)分頻器的研究[D].西安:西北大學(xué),2014.

[2] Lee K S,Park B H,Lee H I,et al.Phase frequency detectors for fast frequency acquisition in zero-dead-zone CPPLLs for mobile communication systems[C] .Paris:Proceedings of the Solid-State Circuits Conference,2003.

[3] 但慧明,柴旭朝,于宗光,等.一種用于鎖相環(huán)快速鎖定的動(dòng)態(tài)鑒頻鑒相器[J].微電子學(xué),2010,40(5):653-656.

[4] Hsieh P H,Maxey J,Yang C K K.A phase-selecting digital phase-locked loop with bandwidth tracking in 65-nm CMOS technology[J].IEEE Journal of Solid-State Circuits,2010,45(4):781-792.

[5] Sidiropoulos S,Liu D,Kim J,et al.Adaptive bandwidth DLLs and PLLs using regulated supply CMOS buffers[C].MA,USA:Symposium on VLSI Circuits,2000.

[6] Zhang B,Allen P.Feed-forward compensated high switching speed digital phase-locked loop frequency synthesizer[C].Taipei:IEEE International Symposium on Circuits and Systems,2002.

[7] 陳希,張銳.基于可變帶寬數(shù)字鎖相環(huán)的快速載波同步[J].遙測遙控,2010,31(2):47-50.

[8] 杜敏.頻率合成器中延時(shí)線鎖頻環(huán)的研究與實(shí)現(xiàn)[D].成都:電子科技大學(xué),2013.

[9] Chung C C,Lee C Y.An all-digital phase-locked loop for high-speed clock generation[C].CA,USA:IEEE International Symposium on Circuits and Systems,2002.

[10] 徐江,劉元,于奇.寬范圍快鎖定CMOS電荷泵鎖相環(huán)的設(shè)計(jì)[J].電子元器件應(yīng)用,2010(1):72-74.

[11] 譚茗.基于40 nm CMOS工藝電荷泵鎖相環(huán)前級電路的設(shè)計(jì)[D].長沙:長沙理工大學(xué),2013.

[12] 李容容.一種集成在DC-DC芯片中的電荷泵鎖相環(huán)設(shè)計(jì)[J].電子科技,2016,29(8):25-27.

[13] 孟海舟.一種通信用低噪聲電荷泵鎖相環(huán)的研究與設(shè)計(jì)[D].上海:上海交通大學(xué),2013.

[14] 陶長亞.寬帶高性能頻率合成器設(shè)計(jì)[J].電子科技,2016,29(6):65-67.

[15] 付錢華,易淼.DDS激勵(lì)PLL高性能頻率合成器設(shè)計(jì)[J].電子器件,2016(1):62-66.

Design of Phase-locked Loop Applied for the Wireless Communication Transceiver System

QI Wenjun

(91550 Unit，PLA，Dalian 116023，China)

Aiming to shorten the locked time of the phase-locked loop(PLL) in the wireless communication transceiver system,the phase frequency detector(PFD) and charge pump(CP) circuit modules in the PLL are mainly researched in this paper. By introducing a new dynamic PFD and push charge pump,the blind area is eliminated and the locked time is shortened,respectively. Based on the above research,a fast locking CP-PLL is designed and implemented. It is tested that this CP-PLL can quickly lock the signal frequency in the range of 203.4-286.6MHz with the advantages of low locking time,small phase noise as well as the low power consumption,which can improve the channel switching speed of the high-speed wireless communication transceiver system and have a good application value.

wireless communication transceiver system; phase-locked loop; locked time; phase frequency detector; charge pump

TP393

A

1007-7820(2017)11-117-03

2017- 01- 07

齊文軍(1966-)，男，高級工程師。研究方向：飛行器試驗(yàn)測控和通信技術(shù)。

10.16180/j.cnki.issn1007-7820.2017.11.032