主線實(shí)驗(yàn)教學(xué)法研究及其在VHDL程序設(shè)計(jì)課程中的應(yīng)用

黃 方 劍

(電子科技大學(xué) 能源科學(xué)與工程學(xué)院，成都 611731)

·實(shí)驗(yàn)教學(xué)與創(chuàng)新·

主線實(shí)驗(yàn)教學(xué)法研究及其在VHDL程序設(shè)計(jì)課程中的應(yīng)用

黃 方 劍

(電子科技大學(xué) 能源科學(xué)與工程學(xué)院，成都 611731)

現(xiàn)有的不少實(shí)驗(yàn)課程中，練習(xí)實(shí)驗(yàn)普遍存在著零散、不系統(tǒng)的缺憾。為了讓同學(xué)們在有限的課程實(shí)驗(yàn)中更好地得到系統(tǒng)地訓(xùn)練，主線實(shí)驗(yàn)教學(xué)法將一系列高度系統(tǒng)化的實(shí)驗(yàn)練習(xí)銜接起來，途徑各個(gè)階段性小實(shí)驗(yàn)，最后完成終極實(shí)驗(yàn)。整個(gè)實(shí)驗(yàn)流程具有很強(qiáng)的目的性和循序漸進(jìn)性，各個(gè)子項(xiàng)之間環(huán)環(huán)相扣，承前啟后。通過在本科課程VHDL程序設(shè)計(jì)中近兩年來的教學(xué)測試，與原來的傳統(tǒng)教學(xué)方法成效相比，采用主線實(shí)驗(yàn)的教學(xué)方法能夠大大地提高同學(xué)們學(xué)習(xí)的主動(dòng)性，層層遞進(jìn)的階段實(shí)驗(yàn)使大家一直保持著學(xué)習(xí)的動(dòng)力與激情，解決問題式的實(shí)驗(yàn)要求又能夠培養(yǎng)創(chuàng)新意識(shí)。同時(shí)，終極實(shí)驗(yàn)的完成也帶來很強(qiáng)的學(xué)習(xí)成就感。

超高速集成電路； 硬件描述語言； 主線實(shí)驗(yàn)教學(xué)； 系統(tǒng)化

0 引 言

實(shí)驗(yàn)教學(xué)是理工科課程學(xué)習(xí)必不可少的一個(gè)重要環(huán)節(jié)。傳統(tǒng)的教學(xué)模式，有些將實(shí)驗(yàn)與理論部分分割為兩個(gè)單獨(dú)的課程、或者雖在同一課程內(nèi)，但為兩個(gè)獨(dú)立的階段，這些做法容易導(dǎo)致實(shí)踐練習(xí)與理論知識(shí)學(xué)習(xí)之間的交互性出現(xiàn)斷層，學(xué)生的理解、動(dòng)手情況不能很好地反饋到理論教學(xué)中去。而在實(shí)驗(yàn)時(shí)，學(xué)生往往是跟著老師看一遍，做一遍，做完之后就忘掉。學(xué)習(xí)的主動(dòng)性不高，沒有成就感，很容易失去學(xué)習(xí)的動(dòng)力和激情，就更不要說創(chuàng)新了。如何解決上述問題，教學(xué)人員提出了一些改革方案，有結(jié)合應(yīng)用階段強(qiáng)調(diào)理論與實(shí)驗(yàn)的結(jié)合教學(xué)方法[1]；一些新的教學(xué)體系，如“三位一體”實(shí)驗(yàn)教學(xué)體系[2]、計(jì)算機(jī)專業(yè)硬件基礎(chǔ)課程實(shí)驗(yàn)教學(xué)體系[3]；基于情景教學(xué)的實(shí)驗(yàn)平臺(tái)[4]；使用翻轉(zhuǎn)課堂的教學(xué)模式[5]等。文獻(xiàn)[6]中研究了Matlab與EDA軟件聯(lián)合仿真的新方法，利用Matlab的數(shù)據(jù)計(jì)算、分析等優(yōu)勢，納入信號(hào)與系統(tǒng)、數(shù)字信號(hào)處理等多門課程中的知識(shí)點(diǎn)，提高了實(shí)驗(yàn)課程的綜合性水平。文獻(xiàn)[7]中對(duì)實(shí)驗(yàn)所使用的硬件系統(tǒng)提出改革，以模塊化的思想引導(dǎo)學(xué)生學(xué)習(xí)、自制系統(tǒng)。這些研究均有很好的教學(xué)效果。文獻(xiàn)[8]中提出了“實(shí)驗(yàn)教學(xué)內(nèi)容是影響實(shí)驗(yàn)教學(xué)質(zhì)量的重要因素之一”的觀點(diǎn)。文獻(xiàn)[9]中提出了“設(shè)計(jì)型實(shí)驗(yàn)和探究型實(shí)驗(yàn)是實(shí)現(xiàn)高層次實(shí)驗(yàn)教學(xué)目標(biāo)所必需的實(shí)驗(yàn)類型”的觀點(diǎn)。對(duì)練習(xí)實(shí)驗(yàn)的設(shè)計(jì)提出了新的要求。文獻(xiàn)[10]中也提出要選用與科研、生產(chǎn)和生活相聯(lián)系的課題，以激發(fā)學(xué)生學(xué)習(xí)和應(yīng)用的興趣。因此，如何設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目，以便更好地服務(wù)于教學(xué)、練習(xí)，需要更多的考慮與探索。如何消除實(shí)驗(yàn)的零散性，提高實(shí)驗(yàn)部分整體的系統(tǒng)性，同時(shí)，激勵(lì)學(xué)生的學(xué)習(xí)、動(dòng)手積極性、自主性、創(chuàng)新性，是一個(gè)需要持續(xù)研究、探索的問題。

VHDL程序設(shè)計(jì)或者其他相似硬件描述類語言課程在多個(gè)理工科類高校均有開設(shè)。作為電子設(shè)計(jì)自動(dòng)化的一個(gè)主要工具，硬件描述類語言與一般的軟件類語言在語法上有些相似，但在設(shè)計(jì)思路上有很大的不同。如何讓同學(xué)們迅速掌握其設(shè)計(jì)方法，明白與軟件類語言的區(qū)別，同時(shí)又能吸取原有的軟件類語言設(shè)計(jì)經(jīng)驗(yàn)給授課教員提出了不小的挑戰(zhàn)。

1 主線實(shí)驗(yàn)教學(xué)法

在針對(duì)教學(xué)實(shí)驗(yàn)的設(shè)計(jì)進(jìn)行大量研究后[11-14]，提出了圍繞主線實(shí)驗(yàn)的教學(xué)方案。這個(gè)方法的主要特點(diǎn)是將理論和實(shí)驗(yàn)融合在一起，建立整個(gè)實(shí)驗(yàn)階段的系統(tǒng)性，消除了單個(gè)實(shí)驗(yàn)的零散性。具體來說，就是設(shè)立一個(gè)(或多個(gè))終極目標(biāo)實(shí)驗(yàn)以及一些圍繞它的階段性實(shí)驗(yàn)，即每個(gè)小實(shí)驗(yàn)都是在為最終目標(biāo)做準(zhǔn)備，具有承前啟后的作用。教師提供各個(gè)實(shí)驗(yàn)的設(shè)計(jì)原理、要求、參數(shù)，而將具體實(shí)現(xiàn)的算法留給大家自己思考。這樣，就容易保持學(xué)生的實(shí)驗(yàn)中的動(dòng)手積極性，使得他們能有自己的想法并且實(shí)現(xiàn)之。同時(shí)，通過實(shí)驗(yàn)，能夠給學(xué)生們帶來成就感，激勵(lì)他們的創(chuàng)新意識(shí)。通俗地講，整個(gè)實(shí)驗(yàn)階段，就好像是在打一個(gè)具有很多關(guān)卡的游戲，完成一個(gè)小實(shí)驗(yàn)就相當(dāng)于通一關(guān)，當(dāng)完成所有階段性實(shí)驗(yàn)及最后目標(biāo)實(shí)驗(yàn)(打通關(guān))時(shí)，那成就感不言而喻。

從理論上而言，在這個(gè)模式下設(shè)計(jì)實(shí)驗(yàn)有點(diǎn)類似于EDA中的自頂而下的設(shè)計(jì)流程。在提出最終目標(biāo)實(shí)驗(yàn)后，教師需要根據(jù)理論知識(shí)點(diǎn)將其分解為多個(gè)模塊。當(dāng)然，為了更多的練習(xí)，也可以衍生出更多的相關(guān)小實(shí)驗(yàn)。在學(xué)習(xí)相應(yīng)的知識(shí)點(diǎn)后，學(xué)生根據(jù)各個(gè)實(shí)驗(yàn)的要求，自行完成程序設(shè)計(jì)。

2 應(yīng) 用

本節(jié)以VHDL程序設(shè)計(jì)課程的具體安排來說明主線實(shí)驗(yàn)教學(xué)法的教學(xué)流程，并以各階段實(shí)驗(yàn)來闡述涵蓋的知識(shí)點(diǎn)及學(xué)習(xí)重、難點(diǎn)。

(1) 在課程設(shè)計(jì)時(shí)選定主線實(shí)驗(yàn)。因本課程性質(zhì)是全校性的素質(zhì)公選課，教學(xué)內(nèi)容是介紹基本語法及設(shè)計(jì)思路。主要知識(shí)點(diǎn)涵蓋有：基本結(jié)構(gòu)(實(shí)體、結(jié)構(gòu)體)、各類并行、順序選擇語句、元件例化、有限狀態(tài)機(jī)等。主要目的是引導(dǎo)學(xué)生進(jìn)入以硬件功能描述的方式來設(shè)計(jì)電路的領(lǐng)域。所以，選擇了帶暫停功能的數(shù)碼二極管時(shí)鐘顯示電路設(shè)計(jì)作為主線實(shí)驗(yàn)。

(2) 將選定主線實(shí)驗(yàn)分解為幾個(gè)階段性實(shí)驗(yàn)。其實(shí)，這個(gè)劃分也與功能分塊相似。當(dāng)然，為了教與學(xué)，對(duì)其進(jìn)行了一些改動(dòng)。具體包括(按教學(xué)進(jìn)度排序)：譯碼電路、(帶暫停功能的)對(duì)時(shí)鐘信號(hào)上升沿的計(jì)數(shù)器、(帶暫停功能的)1位固定位數(shù)碼管顯示電路、1位切換位數(shù)碼管顯示電路。下面對(duì)各階段練習(xí)實(shí)驗(yàn)進(jìn)行詳細(xì)說明。

第1階段譯碼電路。這是一個(gè)組合電路器件，要求：輸入0～9范圍內(nèi)的整數(shù)，輸出共陰極(或者共陽極)數(shù)碼管顯示該輸入數(shù)字的7位控制向量。這個(gè)器件可以有很多種描述方式，可以使用when_else, with_select, if, case等語句，也可以用純組合邏輯方式將控制向量的每一位表示出來。在介紹了最基本的結(jié)構(gòu)語法(實(shí)體、結(jié)構(gòu)體聲明)及簡單的選擇語句(一般是when_else結(jié)構(gòu))后，就可以安排學(xué)生著手此實(shí)驗(yàn)。通過這個(gè)實(shí)驗(yàn)可練習(xí)的語法點(diǎn)很多，除了具體的選擇語句，還可以分辨并行與順序語句結(jié)構(gòu)上的不同。此實(shí)驗(yàn)只要求仿真，沒有開發(fā)板操作。通過該實(shí)驗(yàn)，除了語法練習(xí)，還要求同學(xué)們對(duì)開發(fā)平臺(tái)(選用QuartusII)的使用要熟練。教學(xué)人員可以根據(jù)需要，將其中一、兩種方法作為必做題，余下的作為拓展練習(xí)。練習(xí)階段，只講原理及要求，不講具體代碼。激勵(lì)學(xué)生自己動(dòng)手寫。以檢查RTL電路圖是否是純組合電路及仿真結(jié)果是否正確作為合格條件。

第2階段(帶暫停功能的)對(duì)時(shí)鐘信號(hào)上升沿的計(jì)數(shù)器。這也是一個(gè)仿真實(shí)驗(yàn)，最基本的要求是對(duì)輸入的時(shí)鐘信號(hào)的上升沿計(jì)數(shù)，從零開始數(shù)至給定的值再循環(huán)，并輸出當(dāng)前的計(jì)數(shù)以及進(jìn)位信號(hào)。此實(shí)驗(yàn)主要是練習(xí)使用不完整if語句構(gòu)成時(shí)序電路的方法、數(shù)據(jù)類型轉(zhuǎn)換等。進(jìn)一步可以要求增加端口實(shí)現(xiàn)異步復(fù)位功能，實(shí)現(xiàn)同步使能，再進(jìn)一步實(shí)現(xiàn)暫停功能等。特別是暫停功能的實(shí)現(xiàn)，經(jīng)課堂觀察，同學(xué)們很容易受到一般軟件語言工程設(shè)計(jì)慣性思維的影響。通過此實(shí)驗(yàn)，同學(xué)們除了能夠得到相應(yīng)的語法練習(xí)以外，還能夠加深以軟件代碼設(shè)計(jì)硬件電路的思想。特別是能具體地理解是綜合器將程序映射為相應(yīng)電路的，與一般高級(jí)軟件語言設(shè)計(jì)不一樣，并不是所有符合語法規(guī)則的代碼都能夠成功完成預(yù)想功能的。這個(gè)實(shí)驗(yàn)也有很多衍生實(shí)驗(yàn)，基本上與計(jì)數(shù)相關(guān)的都能涉及，比如：修改輸出的進(jìn)位信號(hào)，可以很容易地拓展為分頻器。

上述兩個(gè)實(shí)驗(yàn)是基本實(shí)驗(yàn)，對(duì)同學(xué)們的要求是一定要通過自己的思考來解決，基本上在4或5個(gè)課時(shí)內(nèi)大部分認(rèn)真的同學(xué)都能很好地完成。這兩個(gè)實(shí)驗(yàn)也都是仿真類型的，不用上板子測試。經(jīng)過此兩階段，同學(xué)們對(duì)QuartusII平臺(tái)的操作基本上均已熟練，VHDL基本語法的掌握已入門。

第3階段(帶暫停功能的)1位固定位數(shù)碼管計(jì)數(shù)顯示電路。從這個(gè)實(shí)驗(yàn)開始，同學(xué)們開始接觸開發(fā)板的使用及多層系統(tǒng)的設(shè)計(jì)。基本的要求是在開發(fā)板的8位數(shù)碼二極管上使用一位固定位置，每秒計(jì)數(shù)一次，循環(huán)顯示計(jì)時(shí)0～9。進(jìn)一步，可以加上異步復(fù)位功能、暫停功能、更改計(jì)數(shù)頻率等要求。同學(xué)們逐步學(xué)習(xí)如何將軟件與硬件相連接，了解開發(fā)板的實(shí)際性能，體會(huì)到仿真結(jié)果正確并不能代表硬件設(shè)置滿足要求，并且能夠從開發(fā)板的實(shí)際使用中發(fā)現(xiàn)的問題出發(fā)，尋找解決方案，培養(yǎng)獨(dú)立發(fā)現(xiàn)、思考問題的能力，進(jìn)一步提高大家的激情和創(chuàng)新意識(shí)。比如，在仿真時(shí)是無法發(fā)現(xiàn)按鍵抖動(dòng)問題的。在實(shí)現(xiàn)異步復(fù)位功能時(shí)，雖然要求有按鍵，但也不容易感覺到。只有在實(shí)現(xiàn)暫停功能時(shí)，才會(huì)真正體會(huì)到按鍵防抖的重要性。大部分同學(xué)在設(shè)計(jì)此電路是都能夠體會(huì)到按鍵防抖的必要性，大家也能夠自行設(shè)計(jì)方案解決。除了語法學(xué)習(xí)，根據(jù)功能來進(jìn)行元件劃分及調(diào)用也是這個(gè)實(shí)驗(yàn)的一個(gè)重要結(jié)構(gòu)訓(xùn)練點(diǎn)。大家逐漸開始有意識(shí)在復(fù)雜系統(tǒng)中進(jìn)行功能分塊，慢慢開始理解自頂而下的設(shè)計(jì)思路。

第4階段1位切換位數(shù)碼管顯示電路。此實(shí)驗(yàn)的基本要求是用8位數(shù)碼管顯示一個(gè)固定的1位數(shù)字，每秒鐘切換一個(gè)顯示位置，8個(gè)管位循環(huán)顯示。進(jìn)一步可以要求8個(gè)位置上的固定數(shù)字不同；更改切換位置的頻率，尋找8個(gè)位置能夠同時(shí)顯示數(shù)字的切換頻率等。這個(gè)實(shí)驗(yàn)主要是要求同學(xué)們理解數(shù)碼管掃描顯示的原理。據(jù)課堂統(tǒng)計(jì)，顯示固定數(shù)字比較容易，但當(dāng)要求不同位置顯示不同數(shù)字時(shí)，學(xué)生容易出現(xiàn)不知道如何將數(shù)字顯示到對(duì)應(yīng)位置上的問題，對(duì)功能模塊的劃分也需要多次重復(fù)設(shè)計(jì)?？傊?，這個(gè)實(shí)驗(yàn)是理解數(shù)碼管掃描顯示的重、難點(diǎn)，需要3個(gè)左右的課時(shí)才能較好地完成。

在完成這4個(gè)階段實(shí)驗(yàn)后，就可以開始進(jìn)行最終實(shí)驗(yàn)的設(shè)計(jì)了：(帶暫停的)8位數(shù)碼管掃描時(shí)鐘顯示電路。此實(shí)驗(yàn)是前面4個(gè)實(shí)驗(yàn)的系統(tǒng)綜合，基本上涵蓋了除去有限狀態(tài)機(jī)以外的所有基礎(chǔ)語法點(diǎn)。基本要求是利用開發(fā)板上的晶振進(jìn)行計(jì)時(shí)，并用8位數(shù)碼管以hh-mm-ss格式顯示。進(jìn)一步，可以要求異步復(fù)位、暫停等功能。這個(gè)實(shí)驗(yàn)對(duì)同學(xué)們的考查，從結(jié)構(gòu)上來說，是對(duì)復(fù)雜系統(tǒng)的功能模塊劃分；從語法來說，是基本上所有的基礎(chǔ)語法點(diǎn)；從操作來說，是QuartusII平臺(tái)的整體設(shè)計(jì)流程及開發(fā)板上晶振、數(shù)碼管、按鍵等器件的使用。具有很強(qiáng)的綜合性。這個(gè)實(shí)驗(yàn)涉及多次分頻，據(jù)課堂觀察，雖有前面實(shí)驗(yàn)做鋪墊，但在剛開始時(shí)，有部分同學(xué)仍然對(duì)功能模塊劃分不夠熟練，直接使用if語句嵌套計(jì)數(shù)來計(jì)時(shí)。部分同學(xué)有分頻的意識(shí)，但也未使用多層次器件設(shè)計(jì)的模式。當(dāng)然，這樣設(shè)計(jì)的器件從功能上來講是成功的，但整個(gè)程序的可讀性不太好，代碼的可復(fù)用率也較低。在自行設(shè)計(jì)階段完成后，教師可對(duì)同學(xué)們的設(shè)計(jì)進(jìn)行總結(jié)，邀請幾位設(shè)計(jì)思路有特色的同學(xué)來分享交流。在從功能模塊劃分角度稍作分析解釋后，大部分同學(xué)能夠?qū)ψ约旱钠骷匦逻M(jìn)行模塊劃分、設(shè)計(jì)，基本上程序可讀性會(huì)有很大提高，整體電路圖層次、分塊清晰。

在本課程中，還設(shè)計(jì)了選做的擴(kuò)展實(shí)驗(yàn)：1路交通信號(hào)燈數(shù)碼管及LED燈顯示電路。基本要求：利用有限狀態(tài)機(jī)設(shè)計(jì)，仿照交通燈讓紅黃綠三色LED燈循環(huán)亮固定時(shí)長，同時(shí)用數(shù)碼管顯示倒計(jì)時(shí)。因?yàn)殚_發(fā)板上并未設(shè)置紅黃綠三色LED燈，所有相應(yīng)接口需要從開發(fā)板原理圖上查找而得，所以這個(gè)實(shí)驗(yàn)可以訓(xùn)練同學(xué)自行查閱資料的能力，培養(yǎng)興趣。經(jīng)過前面實(shí)驗(yàn)的練習(xí)，這個(gè)實(shí)驗(yàn)成功率很高。

3 結(jié) 語

在前幾屆授課中，基本上都是采用傳統(tǒng)的教學(xué)模式，雖然采用了理論課時(shí)與實(shí)驗(yàn)課時(shí)的交替教授方法，實(shí)驗(yàn)練習(xí)也設(shè)計(jì)得不少。但是從實(shí)驗(yàn)課堂答疑發(fā)現(xiàn)同學(xué)們的動(dòng)手積極性并不高，設(shè)計(jì)進(jìn)度也比較緩慢。自從最近2年開始采用主線實(shí)驗(yàn)教學(xué)法后，3學(xué)期共6個(gè)實(shí)驗(yàn)班，效果可謂越來越好。同學(xué)們理論學(xué)習(xí)，實(shí)驗(yàn)動(dòng)手的積極性都有很大提高。特別是在一開始實(shí)驗(yàn)時(shí)，就提出了最后目標(biāo)，不少同學(xué)課下自行查閱相關(guān)資料。由于整個(gè)實(shí)驗(yàn)階段具有很強(qiáng)的系統(tǒng)性與循序漸進(jìn)性，同學(xué)們在整個(gè)階段中都能夠保持很高的動(dòng)手熱情，每個(gè)階段實(shí)驗(yàn)練習(xí)時(shí)，不時(shí)提出新的設(shè)計(jì)方案，最后綜合實(shí)驗(yàn)的完成率也比往年大有提高。

經(jīng)過近2年的教學(xué)，發(fā)現(xiàn)主線實(shí)驗(yàn)教學(xué)法非常適合語言類課程入門階段的教學(xué)。系統(tǒng)性的實(shí)驗(yàn)?zāi)軌蜃屚瑢W(xué)們從一開始就有目標(biāo)；循序漸進(jìn)的階段實(shí)驗(yàn)?zāi)茏尨蠹乙恢北３謱W(xué)習(xí)的激情；完成一個(gè)階段時(shí)，又能夠找到學(xué)習(xí)成就感；每個(gè)階段可有多種方案，這又可以培養(yǎng)大家的創(chuàng)新意識(shí)；實(shí)驗(yàn)中，特別是需要結(jié)合硬件開發(fā)板的時(shí)候，可能碰到的各種硬件問題，又可以給大家提供獨(dú)立發(fā)現(xiàn)、思考、解決問題的機(jī)會(huì)，提高了同學(xué)們進(jìn)行科學(xué)研究的能力。

現(xiàn)在的實(shí)驗(yàn)方案主要是針對(duì)入門教學(xué)等級(jí)的，我們準(zhǔn)備進(jìn)行更深入的研究，為更加有效地發(fā)揮實(shí)驗(yàn)教學(xué)在創(chuàng)新型人才培養(yǎng)中的作用，針對(duì)不同學(xué)習(xí)深度的要求設(shè)計(jì)出更多的主線實(shí)驗(yàn)。

[1] 王保麗，印興耀，張廣智.“理論-實(shí)驗(yàn)-應(yīng)用”一體化教學(xué)的探索與實(shí)踐[J].實(shí)驗(yàn)室研究與探索，2015，34(11)：152-155.

[2] 王革思，周 天，高明生，等.構(gòu)建“三位一體”實(shí)驗(yàn)教學(xué)體系培養(yǎng)本科生創(chuàng)新型人才[J].實(shí)驗(yàn)技術(shù)與管理，2016，33(9)：18-21.

[3] 盛建倫，鞏玉璽，劉淑霞，等.計(jì)算機(jī)專業(yè)硬件基礎(chǔ)課程實(shí)驗(yàn)教學(xué)體系的研究[J].實(shí)驗(yàn)室研究與探索，2013，32(10)：387-391.

[4] 職會(huì)亮，馬 超，施宏偉. 基于情景教學(xué)的創(chuàng)新實(shí)踐教學(xué)平臺(tái)研究與實(shí)驗(yàn)過程設(shè)計(jì)[J]. 現(xiàn)代教育技術(shù)，2011，21(10)：112-116.

[5] 丁雪梅，張曉君，王 鵬，等. 翻轉(zhuǎn)課堂教學(xué)模式在大學(xué)實(shí)驗(yàn)教學(xué)中的應(yīng)用[J]. 實(shí)驗(yàn)室研究與探索，2015，34(6)：207-212.

[6] 李琳琳，任家富，吳建平，等. EDA新實(shí)驗(yàn)?zāi)Ｊ降难芯颗c設(shè)計(jì)[J]. 實(shí)驗(yàn)室研究與探索，2014，33(12)：176-178,315.

[7] 黃衛(wèi)華，賈歷程. 基于FPGA的EDA實(shí)驗(yàn)系統(tǒng)改革與實(shí)踐[J]. 實(shí)驗(yàn)室研究與探索，2012，31(4)：203-206.

[8] 許家瑞，周 勤，陳步云，等.構(gòu)建創(chuàng)新實(shí)驗(yàn)教學(xué)體系的探索與實(shí)踐[J].實(shí)驗(yàn)技術(shù)與管理，2009，26(5)：1-4.

[9] 趙建華. 高校實(shí)驗(yàn)教學(xué)目標(biāo)探析[J]. 高教探索，2012(4)：71-73.

[10] 徐彥凱，雙 凱，姜 珊. EDA課程設(shè)計(jì)課題的開發(fā)和體會(huì)[J]. 實(shí)驗(yàn)室研究與探索，2011，30(2)：114-116.

[11] 唐志強(qiáng).計(jì)算機(jī)專業(yè)數(shù)字邏輯實(shí)驗(yàn)的改革與創(chuàng)新[J].實(shí)驗(yàn)室研究與探索，2013，32(10)：182-184.

[12] 杜新虎，韓芝俠.基于FPGA的智力競賽搶答器實(shí)驗(yàn)設(shè)計(jì)與實(shí)現(xiàn)[J].實(shí)驗(yàn)室研究與探索， 2008，27(3)：36-39.

[13] 頡洪睿，孫丹丹，魏學(xué)軍. 基于CPLD的智能密碼鎖設(shè)計(jì)與實(shí)現(xiàn)[J].實(shí)驗(yàn)室研究與探索，2015，34(11)：99-102.

[14] 徐愛萍，張玉萍，涂國慶. 基于VHDL之CPU設(shè)計(jì)與實(shí)踐[J].實(shí)驗(yàn)室研究與探索，2014，33(5)：120-124.

ResearchontheMain-lineExperimentTeachingMethodandItsApplicationtoVHDLDesign

HUANGFangjian

(School of Energy Science and Engineering, University of Electronic Science and Technology of China, Chengdu 611731, China)

In some experiment courses, there is a common weakness that the exercise experiments are discrete and not systematic. In order to provide some systematic training for the students in the limited courses, the main-line experiment proposed in this paper is a systematic collection of a series of experiments including some phase ones and a final goal. The entire course is with a strong purpose and the items are hierarchical and connected to each other. This method has been applied to design course of VHDL (very high speed integrated circuit hardware description language) for undergraduate students for two years. Compared to the traditional method, the main-line experiment teaching method can greatly improve student initiative, keep their motivation and passion to study, foster their innovation and bring them a very strong sense of achievement.

very high speed integrated circuit; hardware description language(VHDL); main-line experimental teaching; systematization

TP 312； G 642.0

A

1006-7167(2017)09-0136-04

2016-09-22

國家自然科學(xué)基金(61374001)；電子科技大學(xué)教師實(shí)驗(yàn)教學(xué)改革研究項(xiàng)目(BKSJY-2016-85)

黃方劍(1980-)，男，四川富順人，博士，講師，現(xiàn)從事電力電子穩(wěn)壓器設(shè)計(jì)研究及電子設(shè)計(jì)自動(dòng)化的教學(xué)工作。Tel.: 18980412131；E-mail: huangfangjian@hotmail.com