基于TAP.7適配器的電源管理技術(shù)的研究

黃 新，馬樹華

(桂林電子科技大學(xué) 電子工程與自動(dòng)化學(xué)院，廣西 桂林 541004)

基于TAP.7適配器的電源管理技術(shù)的研究

黃 新，馬樹華

(桂林電子科技大學(xué) 電子工程與自動(dòng)化學(xué)院，廣西 桂林 541004)

IEEE1149.7標(biāo)準(zhǔn)的提出對(duì)系統(tǒng)芯片在測(cè)試過程中出現(xiàn)的片上多TAPC、測(cè)試功耗急劇增加等難題提供了有效的解決辦法；現(xiàn)有TAP.1器件通過添加基于IEEE 1149.7標(biāo)準(zhǔn)設(shè)計(jì)的TAP.7適配器后，使其具有TAP.7協(xié)議接口并支持TAP.7測(cè)試架構(gòu)，從而可利用TAP.7架構(gòu)對(duì)其進(jìn)行測(cè)試;文章重點(diǎn)介紹了TAP.7適配器中的電源管理技術(shù)的原理及其模塊實(shí)現(xiàn)過程；最后基于Quartus II平臺(tái)及Modelsim進(jìn)行了該功能模塊的仿真驗(yàn)證，結(jié)果表明該電源管理模塊能夠有效地對(duì)TAP.7控制器的電源進(jìn)行控制。

測(cè)試功耗；TAP.7適配器；電源管理

0 引言

隨著集成工藝的快速發(fā)展，為滿足多樣化功能與市場(chǎng)需求，片上系統(tǒng)芯片(SoC)隨之而生，SoC大規(guī)模復(fù)用符合JTAG標(biāo)準(zhǔn)的IP芯核，導(dǎo)致SoC含有多個(gè)芯片級(jí)測(cè)試訪問端口控制器(CLTAPC)。然而每個(gè)芯核又包含多個(gè)嵌入式測(cè)試訪問端口控制器(EMTAPC)及多條內(nèi)部掃描鏈，于是SoC出現(xiàn)片上多TAPC的測(cè)試問題，現(xiàn)有的JTAG標(biāo)準(zhǔn)遠(yuǎn)不能達(dá)到該復(fù)雜SoC的測(cè)試要求。另一方面，在SoC測(cè)試的過程中，其所需的測(cè)試時(shí)間與測(cè)試功耗也是相當(dāng)可觀的，這成為SoC測(cè)試急需解決的一個(gè)難題。

IEEE1149.7邊界掃描測(cè)試標(biāo)準(zhǔn)(簡(jiǎn)稱CJTAG標(biāo)準(zhǔn))的提出意在解決SoC測(cè)試難題，該標(biāo)準(zhǔn)在IEEE1149.1標(biāo)準(zhǔn)的原有基礎(chǔ)上，在目標(biāo)芯片中提出多TAPC測(cè)試架構(gòu)及電源管理功能，同時(shí)還支持多種掃描拓?fù)溥B接方式，若能運(yùn)用TAP.7技術(shù)于系統(tǒng)芯片的測(cè)試中，將會(huì)極大地提高片上系統(tǒng)及電路系統(tǒng)的調(diào)試與測(cè)試的效率。

CJTAG 標(biāo)準(zhǔn)在功能上劃分為6個(gè)層次，即T0～T5，每層在前一層的基礎(chǔ)上添加新功能。T0層為保留部分，兼容IEEE1149.1標(biāo)準(zhǔn)的測(cè)試基礎(chǔ)架構(gòu)及片上TAPCs，這將使SoC的片上TAPCs測(cè)試難題得以解決；T1～T3層為擴(kuò)展部分，T1層增加TAP.7控制器功能和電源管理等，這會(huì)在測(cè)試過程中大大降低測(cè)試功耗；T2層增加芯片級(jí)“超級(jí)旁路”，將大大提高測(cè)試與調(diào)試效率；T3層則增添了4線星型(Star-4)掃描拓?fù)洌⒃谛切屯負(fù)渲锌梢詫?duì)TAP.7控制器進(jìn)行直接地尋址，這將對(duì)實(shí)現(xiàn)特定芯核的調(diào)試與測(cè)試帶來質(zhì)的飛躍。T4～T5層為高級(jí)部分，T4層支持2線星型(Star-2)掃描拓?fù)?，將原JTAG標(biāo)準(zhǔn)中必須要有的4引腳數(shù)減少到2，實(shí)現(xiàn)了只需TCKC與TMSC信號(hào)2個(gè)引腳的緊湊型邊界掃描結(jié)構(gòu)；T5層則支持自定義協(xié)議擴(kuò)展，可在高級(jí)協(xié)議下使用8數(shù)據(jù)通道進(jìn)行非掃描數(shù)據(jù)傳輸[1]。

1 TAP.7適配器的作用

利用CJTAG標(biāo)準(zhǔn)中提出的技術(shù)對(duì)目標(biāo)進(jìn)行測(cè)試，被測(cè)系統(tǒng)(TS)通常需要滿足兩點(diǎn)，一是具有TAP.7接口；二是能支持CJTAG測(cè)試[2]。現(xiàn)有的IP核或其組成的系統(tǒng)芯片，具有至少4個(gè)引腳的測(cè)試接口且只能識(shí)別TAP.1信號(hào)，而不能識(shí)別TAP.7信號(hào)，故不能直接利用IEEE 1149.7 調(diào)試測(cè)試系統(tǒng)(DTS)對(duì)其進(jìn)行片上多TAPC測(cè)試，只能通過添加相應(yīng)的TAP.7適配器使TAP.1器件變成符合CJTAG測(cè)試的器件[3]，即保留原有功能且具有相應(yīng)的TAP.7功能，1149.1～1149.7的適配如圖1所示。

圖1 1149.1到1149. 7的適配

該TAP.7適配器不僅提供兼容性接口，而且在原有基礎(chǔ)上新增了多種TAP.7特性，從而實(shí)現(xiàn)對(duì)IEEE1149.1器件的掃描測(cè)試調(diào)試控制及功能擴(kuò)展[4]。在硬件結(jié)構(gòu)上，該TAP.7適配器可根據(jù)需要實(shí)現(xiàn)的TAP.7層次要求來選擇由復(fù)位與選擇單元(RSU)、擴(kuò)展協(xié)議單元(EPU)和高級(jí)協(xié)議單元(APU)三者的組合來構(gòu)建[5]。而從功能模塊上進(jìn)行劃分與設(shè)計(jì)，包括有以下幾大重要模塊： TAP.7控制器命令模塊、選擇與取消模塊、電源管理模塊、測(cè)試復(fù)位與功能復(fù)位模塊、CLTAPC控制模塊和支持星型掃描拓?fù)涞腟SD模塊等，TAP.7適配器模塊總框圖如圖2所示。

圖2 TAP.7適配器模塊總框圖

2 電源管理模塊的原理

電源管理(又可稱為功耗管理)是指系統(tǒng)芯片在測(cè)試或調(diào)試過程中，由于所有的核或模塊并非同時(shí)進(jìn)行處理，對(duì)于目標(biāo)芯核或模塊使其TAP.7控制器處于在線狀態(tài)并可進(jìn)行相應(yīng)的操作，而對(duì)于暫不需要測(cè)試的芯核或模塊則可對(duì)其進(jìn)行斷電操作，即將其置于離線狀態(tài)并對(duì)系統(tǒng)測(cè)試邏輯(STL)的測(cè)試訪問時(shí)鐘保持為邏輯0以阻止其同步操作或其他操作，從而降低測(cè)試過程中所產(chǎn)生的功耗，待需要用時(shí)則重新進(jìn)行上電操作。

一個(gè)典型的TAP.7電源管理系統(tǒng)如圖3所示，需要由DTS，TAP.7控制器以及控制TAP.7控制器的芯片級(jí)電源管理邏輯三部分共同作用完成TAP.7控制器的電源管理操作。芯片級(jí)電源管理邏輯的優(yōu)先級(jí)高于TAP.7控制器，即TAP.7控制器被斷電，它仍可以處于供電正常狀態(tài)，并探測(cè)DTS產(chǎn)生的TAP信號(hào)以及時(shí)回應(yīng)上電/掉電請(qǐng)求[6]。

圖3 TAP.7電源管理系統(tǒng)

2.1 4種電源管理模式

TAP.7技術(shù)提出4種電源管理模式來對(duì)非測(cè)試狀態(tài)的TAP.7控制器進(jìn)行斷電處理，具體見表1。

其中，2bit的PWRMODE寄存器的值分別對(duì)應(yīng)4種不同的模式，4種模式的斷電準(zhǔn)則也各不相同。這里的TCK可由DTS或TS提供，其中模式0與模式1需要DTS提供測(cè)試時(shí)鐘并可以使其保持在邏輯1狀態(tài)。至少1 ms的時(shí)間計(jì)時(shí)可由除TCK以外的芯片時(shí)鐘或系統(tǒng)時(shí)鐘產(chǎn)生。芯片的電源管理特性取決于以上幾種模式是否被支持。

表1 4種電源管理模式

在芯片級(jí)架構(gòu)中，TAP.7控制器的斷電功能一般遵守以下原則：

1)可能支持模式0～2的任意組合；

2)當(dāng)不支持模式0～2時(shí)，PWRMODE寄存器不存在且一旦芯片的其他部分被上電則該TAP.7控制器也被上電；

3)當(dāng)至少支持模式0～2中的一種時(shí)，PWRMODE寄存器存在且模式3也將被支持(模式3可以在上電確認(rèn)期間及斷電啟動(dòng)期間防止TAP.7控制器被斷電)；

4)當(dāng)某一種模式不被支持而其他模式被支持時(shí)，則上電確認(rèn)功能不會(huì)受到影響，而且當(dāng)TAP.7控制器在線時(shí)上電啟動(dòng)功能將不允許斷電。

2.2 默認(rèn)電源管理模式

當(dāng)芯片級(jí)電源管理邏輯支持模式0～2中的幾種或一種模式時(shí)，則可能設(shè)定一個(gè)默認(rèn)電源管理模式(Default Mode)并且指明該默認(rèn)模式是否有效。若芯片級(jí)邏輯不指定默認(rèn)模式或指定的默認(rèn)模式無效時(shí)，則由TAP.7控制器從數(shù)值最小的模式值來設(shè)置有效的默認(rèn)模式，即當(dāng)芯片級(jí)邏輯支持模式0時(shí)，默認(rèn)模式首先設(shè)定為模式0；否則再看是否支持模式1，若支持則為模式1；若模式0～1都不支持，則默認(rèn)模式為模式2。

默認(rèn)電源管理模式值與PWRMODE寄存器的值有關(guān)，芯片級(jí)邏輯在提供了有效的默認(rèn)模式后，通過TAP.7控制器的斷電保存及上電重存儲(chǔ)這樣一個(gè)電力循環(huán)過程來維持PWRMODE寄存器的值。換言之，在芯片級(jí)邏輯提供了一個(gè)有效的默認(rèn)模式值后，上電后在不滿足該斷電模式的條件下，TAP.7控制器在線并可通過STC2命令來設(shè)置PWRMODE寄存器的值來改變電源管理模式；在斷電前，TAP.7控制器保存該P(yáng)WRMODE寄存器值，電源管理邏輯將重新設(shè)定一個(gè)默認(rèn)模式值。

在乳腺癌小鼠成功造模后，采用背部sc CORT混懸液（每300 mg CORT用5 mL DMSO預(yù)溶解，超聲充分溶解后，加入95 mL生理鹽水），30 mg/kg，每天1次，連續(xù)21 d，制備抑郁癥小鼠模型。

2.3 電源控制模型

TAP.7控制器電源控制模型(Power-Control Model)描述了TAP.7控制器存在的4種電源狀態(tài)及控制狀態(tài)機(jī)[6]。TAP.7控制器電源控制的4個(gè)狀態(tài)分別為：POFF(完全斷電)狀態(tài)、PUP(正在被上電)狀態(tài)、PON(完全上電)狀態(tài)及PDWN(正在被斷電)狀態(tài)，而狀態(tài)間的轉(zhuǎn)換順序只能是： POFF >> PUP >> PON >> PDWN >> POFF；其中，PON狀態(tài)又可劃分為三個(gè)子狀態(tài)：entry(進(jìn)入)、operation(操作)、exit(退出)，而且Type-0復(fù)位(即電源控制復(fù)位)僅在PON狀態(tài)的操作子狀態(tài)下處于失效狀態(tài)，其他狀態(tài)下均有效。TAP.7控制器電源管理狀態(tài)進(jìn)程如圖4所示。

圖4 TAP.7控制器電源控制狀態(tài)進(jìn)程

該TAP.7控制器電源控制模型制約著TAP.7控制器、DTS以及芯片級(jí)管理邏輯的行為，使得其能協(xié)同工作來實(shí)現(xiàn)TAP.7功耗管理。該模型的關(guān)鍵屬性描述如下：

1)上電請(qǐng)求只可能發(fā)生在POFF狀態(tài)，即完全斷電狀態(tài)下，并引起POFF狀態(tài)到PUP狀態(tài)再到PON狀態(tài)的狀態(tài)轉(zhuǎn)換；

2)斷電請(qǐng)求只可能發(fā)生在Type-0復(fù)位無效的PON狀態(tài)的，并引起PON狀態(tài)到PDWN狀態(tài)再到POFF狀態(tài)的狀態(tài)轉(zhuǎn)換；

3)發(fā)生斷電請(qǐng)求后，Type-0復(fù)位在PON狀態(tài)的退出子狀態(tài)開始生效并保持有效直到退出PON狀態(tài)的進(jìn)入子狀態(tài)；

4)當(dāng)停留在PON和POFF狀態(tài)的時(shí)間最短(即一旦進(jìn)入便立刻退出)時(shí)，從其中任意一個(gè)狀態(tài)到再次進(jìn)入該狀態(tài)所需要的最長(zhǎng)的時(shí)間應(yīng)該要少于100 ms(即當(dāng)圖4中的w與z取其最小值時(shí)，w+x+y+z≤100 ms)；

6)一個(gè)TAP.7電源管理邏輯復(fù)位引起的電源控制狀態(tài)可能在PON或POFF狀態(tài)；

7)作為一個(gè)斷電請(qǐng)求的結(jié)果，將產(chǎn)生一個(gè)連續(xù)的Type-3復(fù)位(即TAP.7控制器復(fù)位)且使STL的測(cè)試訪問時(shí)鐘sys_tck保持為邏輯0。

2.4 上電過程與斷電過程

上電操作有兩種方法：直接上電和探測(cè)上電。當(dāng)TAP.7控制器默認(rèn)的操作方式為IEEE 1149.1-Compliant(符合IEEE 1149.1標(biāo)準(zhǔn))、IEEE 1149.1-Compatible(兼容IEEE 1149.1標(biāo)準(zhǔn))或IEEE 1149.1-Protocol Compatible(兼容IEEE 1149.1協(xié)議)時(shí)，一步式的上電過程稱為“直接上電方式”；當(dāng)其默認(rèn)的操作方式為Offline-at-Star-up(離線啟動(dòng))時(shí)，其上電方式稱為“探測(cè)上電”。其兩者的區(qū)別就在于當(dāng)為直接上電時(shí)，DTS可直接對(duì)連接的TAP.7控制器進(jìn)行上電與同步；而離線啟動(dòng)方式則需要DTS發(fā)送正確的選擇序列將其置于在線狀態(tài)，不然將一直處于非上電狀態(tài)[7]。TAP.7控制器上電成功后，其狀態(tài)同步且可訪問。DTS可通過讀取芯片級(jí)邏輯中預(yù)置的有效的默認(rèn)電源管理模式或通過TAP.7命令設(shè)置PWRMODE寄存器來設(shè)定一種有效的默認(rèn)模式。直到有斷電請(qǐng)求產(chǎn)生才進(jìn)行斷電操作，否則將保持上電狀態(tài)。

斷電過程在上電確認(rèn)通過后執(zhí)行，一旦上電確認(rèn)通過后，TAP.7控制器處于上電狀態(tài)，同時(shí)也會(huì)進(jìn)入“斷電啟動(dòng)探測(cè)階段”。在芯片級(jí)邏輯允許斷電的情況下，TAP.7控制器一旦探測(cè)到斷電條件符合時(shí)，將立刻發(fā)送出一個(gè)斷電請(qǐng)求信號(hào)，同時(shí)產(chǎn)生一個(gè)連續(xù)的Type-3復(fù)位且保持STL的sys_tck為邏輯0以阻止CLTAPC的同步。另外，Type-0復(fù)位在有效的控制器復(fù)位初始化后開始生效，并將TAP.7控制器移至于POFF狀態(tài)，等待下一次上電請(qǐng)求到來。直到下一次上電請(qǐng)求到來并上電成功，否則Type-0復(fù)位將一直保持有效狀態(tài)。

2.5 TAP.7電源管理操作

DTS、芯片級(jí)電源管理邏輯、TAP.7控制器共同作用以達(dá)到電源控制目的，TAP.7電源管理操作流程如圖5所示。

圖5 TAP.7電源管理操作

3 電源管理模塊的功能驗(yàn)證

該適配器的電源管理模塊是由TAP.7控制器電源控制部分和芯片級(jí)電源管理邏輯兩部分組成。其中，芯片級(jí)邏輯模塊的功能為：實(shí)現(xiàn)電源控制模型，檢測(cè)DTS的上電請(qǐng)求信號(hào)，回應(yīng)斷電請(qǐng)求，支持可選的上電使能與斷電使能信號(hào)以及默認(rèn)的電源管理模式設(shè)置[6]；TAP.7控制器則當(dāng)Type-0復(fù)位有效時(shí)，對(duì)芯片級(jí)邏輯進(jìn)行初始化，上電確認(rèn)，產(chǎn)生斷電請(qǐng)求，發(fā)生斷電請(qǐng)求后產(chǎn)生一個(gè)連續(xù)的Type-3復(fù)位，保持sys_tck信號(hào)為邏輯0以阻止CLTAPC狀態(tài)的前進(jìn)。于是能通過該電源管理模塊實(shí)現(xiàn)對(duì)TAP.7控制器及STL的電源的控制操作。故該模塊的驗(yàn)證主要包括兩大部分：一部分是模塊實(shí)現(xiàn)上電操作過程的功能驗(yàn)證，另一部分是實(shí)現(xiàn)斷電操作過程的功能驗(yàn)證。

3.1 上電操作過程的實(shí)現(xiàn)驗(yàn)證

上電操作過程一般包含上電啟動(dòng)與上電確認(rèn)兩個(gè)步驟。仿真波形中，有芯片級(jí)的上電使能信號(hào)pu_enable、斷電使能信號(hào)pd_enable、芯片級(jí)邏輯產(chǎn)生的Type-0復(fù)位信號(hào)tp0_rst，用于實(shí)現(xiàn)異步電源控制復(fù)位、停止信號(hào)pd_stop信號(hào)用于回應(yīng)斷電請(qǐng)求、power_on為上電成功、comfirm_fail為上電確認(rèn)信號(hào)，直接上電方式操作的仿真波形如圖6所示。

圖6 直接上電操作過程

如圖6所示，T0時(shí)刻，對(duì)連接到DTS的目標(biāo)芯片進(jìn)行異步復(fù)位，待其釋放后，pu_enable置1，允許上電；T1～ T2時(shí)刻，TCK上升沿采樣TMS值為邏輯0時(shí)，表示上電請(qǐng)求到來并開始上電啟動(dòng)，power_on為1；T3～T4時(shí)刻為上電確認(rèn)時(shí)期，檢測(cè)到以下三種條件均不滿足，即測(cè)試復(fù)位無效(tp1_rst信號(hào)不為0)且測(cè)試時(shí)鐘不保持在邏輯1且ADTAPC狀態(tài)不為TLR(即0000狀態(tài))時(shí)，則表示上電確認(rèn)通過；上電成功后，T4時(shí)刻的Type0復(fù)位失效，于是完成整個(gè)上電過程的操作。

3.2 斷電操作過程的實(shí)現(xiàn)驗(yàn)證

斷電操作過程則一般包括斷電請(qǐng)求的產(chǎn)生及回應(yīng)斷電請(qǐng)求兩個(gè)過程。仿真波形中，TAP.7控制器支持上電確認(rèn)，確認(rèn)信號(hào)為comfirm_fail，產(chǎn)生斷電請(qǐng)求pd_request及斷電請(qǐng)求回應(yīng)信號(hào)pd_stop及使sys_tck信號(hào)保持為邏輯0的門限標(biāo)志sys_tck_gate。根據(jù)芯片級(jí)邏輯提供的默認(rèn)電源管理模式為模式1，斷電請(qǐng)求的產(chǎn)生及相應(yīng)的斷電請(qǐng)求過程如圖7所示。

圖7 斷電操作過程

如圖7所示，T5～T6時(shí)刻，在ADTAPC狀態(tài)為TLR時(shí)，TCK保持邏輯1大于1 ms；達(dá)到模式1的斷電準(zhǔn)則后，T6時(shí)刻TAP.7控制器產(chǎn)生一個(gè)斷電請(qǐng)求；T7時(shí)刻為芯片級(jí)邏輯回應(yīng)斷電請(qǐng)求(pd_stop為1)，用以產(chǎn)生一個(gè)連續(xù)的Typ3-3復(fù)位且sys_tck_gate有效。直到T8時(shí)刻的Type-1復(fù)位(引腳測(cè)試復(fù)位)到來引起tp0_rst信號(hào)再次生效，而其他信號(hào)均失效，于是TAP.7控制器移入POFF(完全斷電)

狀態(tài)，完成斷電操作并等待重新上電請(qǐng)求。

4 結(jié)論

本文基于TAP.7適配器的提出，重點(diǎn)對(duì)該適配器中的電源管理模塊進(jìn)行了原理分析與設(shè)計(jì)，并且基于Quartus II及Modelsim平臺(tái)進(jìn)行了功能仿真驗(yàn)證。結(jié)果證明該電源管理模塊能檢測(cè)DTS的上電啟動(dòng)信號(hào)并在進(jìn)行上電確認(rèn)后使目標(biāo)TAP.7控制器成功上電；而在需要斷電時(shí)可發(fā)出斷電請(qǐng)求并進(jìn)行斷電離線處理，故該模塊能實(shí)現(xiàn)對(duì)TAP.7控制器及STL的電源的有效控制。文章為在SoC測(cè)試過程中降低所產(chǎn)生的額外功耗的實(shí)現(xiàn)提供了良好的解決方案。

[1] IEEE Std 1149.7-2009. Reduced-Pin and Enhanced-Functionality Test Access Port and Boundary-Scan Architecture[S]. IEEE Standard Board. 2009.

[2] 陳壽宏, 顏學(xué)龍, 黃 新. 基于IEEE1149.7標(biāo)準(zhǔn)的CJTAG測(cè)試設(shè)計(jì)方法研究[J]. 電子技術(shù)應(yīng)用, 2013, 39(1):79-82.

[3] Ley A W. Doing more with less-An IEEE1149.7 embedded tutorial: Standard for reduced-pin and enhanced-functionality test access port and boundary-scan architecture[J]. 2009, 58(557):1-10.

[4] 蔡 俊. 基于IEEE 1149.7邊界掃描標(biāo)準(zhǔn)的TAP.7適配器研究[D]. 桂林:桂林電子科技大學(xué), 2012.

[5] 徐志磊. 緊湊型JTAG接口的設(shè)計(jì)與驗(yàn)證[D]. 上海：上海交通大學(xué), 2010.

[6] 李文斌, 周曉亮. TAP.7控制器的電源管理模塊研究[J]. 國(guó)外電子測(cè)量技術(shù), 2013, 32(10):19-21.

[7] 黃文君. 基于IEEE 1149.7邊界掃描技術(shù)的研究[D].桂林:桂林電子科技大學(xué),2001.

Research of Power Management Technology Based on TAP.7 Adapter

Huang Xin，Ma Shuhua

(School of Electronic Engineering, Guilin University of Electronic Technology, Guilin 541004, China)

IEEE Standard 1149.7 has been released to effectively address new challenges that are arising in the testing process of the system-on-chip, such as multiple TAPCs on a single chip, the dramatic increase in power consumption. Based on IEEE Std 1149.7, TAP.7 adapter was designed and then was used to adapt an existing TAP.1 device to provide TAP.7 interfaces and support TAP.7 test architecture so that this device can be tested by TAP.7 architecture. This paper focuses on the principle of power management technology and how to implement this module within TAP.7 adapter. Finally, the functional module is simulated and validated based on Quartus II and Modelsim. The results indicate that this power management functional module works out in controlling TAP.7 controller power.

power consumption；TAP.7 adapter；power management

2017-02-20；

2017-03-07。

廣西自動(dòng)檢測(cè)技術(shù)與儀器重點(diǎn)實(shí)驗(yàn)室主任基金項(xiàng)目(YQ14105)。

黃 新(1978-)，男，副教授，主要從事可測(cè)性設(shè)計(jì)及故障診斷、計(jì)算機(jī)輔助測(cè)試方向的研究。

1671-4598(2017)08-0195-04

10.16526/j.cnki.11-4762/tp.2017.08.050

TN401

A