基于J750的MCU芯片測試程序開發(fā)與調(diào)試

譚 雪，金 蘭

（北京確安科技股份有限公司，北京 100094）

基于J750的MCU芯片測試程序開發(fā)與調(diào)試

譚 雪，金 蘭

（北京確安科技股份有限公司，北京 100094）

Teradyne J750測試系統(tǒng)功能強大、測試精度高，是全球裝機量最大的自動測試設(shè)備。以一款MCU芯片的晶圓級測試為例，主要闡述了其在美國Teradyne公司生產(chǎn)的J750大規(guī)模集成電路測試系統(tǒng)上的測試方案開發(fā)與實現(xiàn)。介紹了J750測試系統(tǒng)的主要特點，開展晶圓級測試開發(fā)的一般步驟：包括測試設(shè)備評估、測試適配器加工、離線程序編寫、在線測試程序調(diào)試等。程序部分主要關(guān)注功能項和頻率計數(shù)測試，對調(diào)試異常情況進行研究等。通過開展16site并完成整枚晶圓的測試，根據(jù)探針臺生成的Map文件，可以查看到該圓片的批號、片號、測試坐標及對應(yīng)管芯的測試結(jié)果表征值，即Bin值。

MCU芯片；J750測試機；晶圓；TDS軟件；功能測試；頻率計數(shù)

1 引言

目前MCU芯片廣泛應(yīng)用在各個領(lǐng)域中[1]，為保證芯片的質(zhì)量和可靠性，需要對其電學特性和邏輯功能等進行測量和檢驗。這里以一款MUC芯片為例，開展晶圓級測試，介紹其在Teradyne J750平臺上的測試方案的開發(fā)與實現(xiàn)。

2 測試系統(tǒng)及芯片介紹

Teradyne J750是全球裝機量最大的自動測試設(shè)備。它具有豐富的數(shù)字通道資源，最高時鐘頻率150MHz，100MHz全格式化的驅(qū)動和接受能力[2]；最大配置有512個通道或1024個通道，一塊電路板上集成有64通道；每通道為每引腳提供獨立的驅(qū)動時序和電平；每通道有4M或16M字節(jié)的圖形存儲深度；掃描深度是769M位或3G位；每通道配備獨立的參數(shù)測量單元；配有高壓驅(qū)動通道；支持32site并測[3]。在軟件方面，Teradyne J750選用微軟公司的通用Windows NT平臺，及Excel軟件和Visual Basic語言，開發(fā)成功IG-XL測試軟件包。Teradyne J750測試系統(tǒng)可以進行多種測試，例如：掃描測試、A/D和D/A測試、RFID測試等[4]。

本MCU芯片是一款8位高性能、高效率的混合信號微控制器。MCU核具有8位8051兼容的MCU，運行速度比標準的8051快3倍。4個時鐘長度的指令周期，相對標準8051，平均指令執(zhí)行時間縮短2.5倍。雙數(shù)據(jù)指針。位操作指令。內(nèi)部存儲有可編程的4K Byte OTP ROM。芯片IO端口具有上拉功能，同時芯片還有外部ADC輸入、內(nèi)部電池檢測，內(nèi)部和外部雙時鐘系統(tǒng)等。本次主要開展晶圓級測試，主要關(guān)注功能測試和頻率計數(shù)測試。

3 晶圓級測試步驟

開展晶圓級測試的步驟包括：測試設(shè)備評估,測試適配器加工,離線程序編寫,在線程序調(diào)試,驗證開發(fā)結(jié)果等。下面分別進行介紹。

3.1 測試設(shè)備評估

本芯片開展晶圓級測試，將要用到測試機和探針臺兩種設(shè)備，測試之前需評估將要使用的測試機及探針臺資源是否滿足該管芯測試，這里選用J750測試機和UF3000探針臺，采用將測試機直接扣在探針臺上的連接方式，即Direct docking，進行16site并測。

3.2 測試適配器加工

探針卡在晶圓級測試中用于連接測試機電路和管芯上的Pad，使測試機的信號通過彈簧針連接到探卡底部的Pad上，再由探卡上的布線連到被測的管芯上[5]。測試負載板是一種連接測試機的測試頭和被測器件的接口板，被固定在探針臺上。這里以中測探針卡為例設(shè)計加工J750測試適配器、探針卡和測試負載板?？紤]到出針分層與制作難度等因素，探針卡為1×16排列方式的懸臂探針卡。

3.3 離線程序編寫

3.3.1 使用TD S轉(zhuǎn)換成A TE可用的向量

根據(jù)被測芯片的測試規(guī)范編寫離線測試程序，這里主要關(guān)注功能測試及頻率計數(shù)測試。編寫功能測試項前，因ATE測試向量與EDA設(shè)計仿真向量不同，首先需要利用TSSI軟件將原始波形文件轉(zhuǎn)換成能被測試機接受的波形文件。

TSSI測試軟件目前有TDS系列（命令行界面），TD（圖形界面），DVT，TVT幾款產(chǎn)品。這里使用TDS進行向量轉(zhuǎn)換，因其功能強大，可依需求調(diào)整仿真波形圖以符合測試機的要求，經(jīng)過良好轉(zhuǎn)換的向量格式，可以被相應(yīng)的測試機接受。

使用TDS進行轉(zhuǎn)換步驟：使用Verilog仿真得到VCD格式的文件，需要先對齊邊沿，例如只有一種時間集合測試機，在一對驅(qū)動和比對事件間會有一周期的高阻時間，如果測試機沒有抑制返回功能，那高阻時間就需要與測試機的周期邊界對齊。WAT是波形分析工具，它能使仿真數(shù)據(jù)可視化，它也會自動生成時間模板。當主要的時間模板通過WAT生成后，需要將輸出連到序列匹配以生成一個完整的WDB用于最后轉(zhuǎn)成目標測試機的格式。WDB是一組TSSI二進制波形數(shù)據(jù)集，包含信號、時鐘、波形、向量等信息。經(jīng)過以上步驟可以得到符合測試機的向量。使用TDS進行轉(zhuǎn)換的流程如圖1所示：

圖1 使用TDS進行轉(zhuǎn)換的流程

3.3.2 編寫探針臺程序

用探針臺進行晶圓測試時，還要設(shè)定探針臺的工作參數(shù)，編寫探針臺程序。如：晶圓直徑、測試方式，Z方向的分離高度等，使用戶可以通過軟件界面控制測試設(shè)備，操縱探針的升降和移動等。

3.4 在線測試程序調(diào)試

3.4.1 搭建測試環(huán)境

當測試機、探針臺、探卡和程序就位后，就可以開始使用樣片進行在線程序調(diào)試。首先將測試機與探針臺連接，再將探針卡放在測試負載板上進行TDR以保證在信號傳輸路徑上阻抗的連續(xù)性，避免信號產(chǎn)生大的反射。接著把晶圓安裝在晶圓承片步進臺上，晶圓承片步進臺將進入探針測試臺中心，經(jīng)系統(tǒng)的CCD顯微攝像裝置掃描找準后，X-Y二維步進工作臺移動定位到測試探針陣列對準晶圓上芯片的位置，升降Z軸，使探針和芯片接觸。然后，探針臺受啟動測試信號的控制，就可以測試晶圓了。

3.4.2 功能測試

功能測試主要測試一個端口的脈沖從而檢測ADC功能。所用pattern為使用TDS轉(zhuǎn)換后的pattern。圖2為程序調(diào)試后在示波器上觀察到的輸入和輸出信號的波形，其中，紫色波形代表CPU時鐘，黃色波形代表PCK，綠色波形代表數(shù)據(jù)流，紅色波形為輸出端口的波形。CPU時鐘同步于PCK，頻率為PCK的二分頻。從開始工作到PCK的輸出，CPU時鐘輸出的時鐘個數(shù)應(yīng)該為4倍個PCK的時鐘周期。這樣一來，4個時鐘長度的指令周期，相對標準8051，平均指令執(zhí)行時間縮短2.5倍。串行指令數(shù)據(jù)流從顯示綠色波形的端口輸入，串行指令數(shù)據(jù)流的同步時鐘從PCK端口輸入。指令數(shù)據(jù)為3個8位二進制為一組，雙數(shù)據(jù)指針，位操作指令，運行速度比標準的8051快3倍。在指令數(shù)據(jù)中將高低電平測試、頻率計數(shù)測試和檢測ADC狀態(tài)的功能測試整合到一起。在不同的位置設(shè)置不同的指令，如在指令開始時先為控制ADC的指令，主要啟動ADC工作。紅色波形為輸出信號的波形，從波形圖上看，采集到了正確的波形，運行pattern后，此測試項調(diào)通。

圖2 調(diào)試中在示波器上觀察到的輸入、輸出信號的波形

3.4.3 頻率計數(shù)測試

頻率計數(shù)測試通過VBT代碼實現(xiàn)。代碼包含初始化頻率計數(shù)器和測量頻率兩部分內(nèi)容。其中，初始化頻率計數(shù)器在pattern運行前起清空及初始化計數(shù)器的作用。測量頻率則將讀回測試結(jié)果，計算頻率并記錄結(jié)果。

頻率計數(shù)器模式設(shè)置只適用于擴展模式，編程時要聲明此引腳使用頻率計數(shù)器模式。在此模式下的管腳在時間集合中需要選擇頻率計數(shù)器模式。Pattern中只能使用0和X兩種數(shù)據(jù)字符，0和X不再是其通常的意義，在這里它們能控制頻率計數(shù)器窗口的開啟和關(guān)閉，多于2個周期的一對數(shù)據(jù)碼才能打開或關(guān)閉窗口，因為頻率計數(shù)器的數(shù)據(jù)碼作用在R0或R1時鐘沿[6]。

頻率計數(shù)器數(shù)據(jù)碼的填寫樣例如下：

3.4.4 調(diào)試異常情況

在程序調(diào)試時發(fā)現(xiàn)輸出信號的雜波較多，為避免輸出的毛刺導(dǎo)致測試誤判，尋找解決辦法試圖使毛刺減少。首先排查原因，查看探頭是否接對，經(jīng)檢查探針接測試點，鱷魚夾接地，沒有反接。然后嘗試給輸出管腳加1nF的濾波電容。濾波電容多用于直流電路中，引入濾波電容的原因是要獲得平滑穩(wěn)定的電壓，因為電容兩端的電壓不能突變，所以它能抑制電壓的波動，使其變得平穩(wěn)光滑。圖3為加輸出濾波電容前后的對比圖，上圖為加濾波電容前的輸出信號波形，下圖為加濾波電容后的輸出信號波形?？梢娊o輸出管腳加電容可以有效幫助抑制雜波。

圖3 加輸出濾波電容前后的對比圖

3.4.5 測試整枚晶圓

另外，這里還進行了電氣參數(shù)測試，如連接性測試、功耗測試及輸出電壓測試等，不贅述。將直流參數(shù)測試項和功能項組成的一個流程進行單個測試位測試，測試通過。然后進行多點測試。多數(shù)ATE的操作系統(tǒng)允許一個程序?qū)?yīng)一個芯片的測試，并用復(fù)制方式自動擴展這個程序進行多個芯片的同時測試[7]。本項目開發(fā)時在同一時間里測試16個管芯，16個測試位間測試結(jié)果穩(wěn)定通過。

一個制造過程的過程良率可定義為可接受的部分與所有加工的部分之比，過程良率簡稱為良率[8]。測試整枚樣片后，探針臺將生成Map文件，Map文件是記錄一片圓片的批號、片號、測試坐標及對應(yīng)IC的Bin值（測試結(jié)果表征值）的文本文件[9]。圖4為測試整枚晶圓后的map圖，圓片共有17583個管芯，其中3303個管芯不需測試，見map圖中規(guī)律性的紅色區(qū)域。剩余14280個管芯為本次實際要測試的，其中好品有13935個，好品標記為綠色，良率為97.58%，可見此片圓片的好芯片較多。

圖4 測試整枚晶圓后的結(jié)果

4 結(jié)束語

該MCU芯片可被廣泛應(yīng)用在電子測量儀器、環(huán)境監(jiān)控、手持式測量工具、家庭應(yīng)用、電子控制工具、馬達控制等場合。Teradyne J750測試系統(tǒng)功能強大、測試精度高,應(yīng)充分利用,不光針對數(shù)字電路,還可測試存儲器、模/數(shù)和數(shù)/模轉(zhuǎn)換器及功能復(fù)雜的SOC。這里僅以MCU芯片為例簡要介紹晶圓級測試的一般開發(fā)過程。

[1]Bushnell，M.L．超大規(guī)模集成電路測試-數(shù)字、存儲器和混合信號系統(tǒng)[M].北京:電子工業(yè)出版社，2005.Bushnell,M.L.Essentials of Electronic Testing for Digital,Memory,and Mixed-Signal VLSI Circuits[M].Beijing:Electronic Industry Press,2005.

[2]張磊,張振華,楊純輝,等.Teradyne UltraFLEX的測試程序調(diào)試[J].微處理機,2012,33(6):6-8.Zhang Lei,Zhang Zhenhua,Yang Chunhui.etc.Testing Program Debugging of Teradyne Ultra FLEX[J].Microprocessors,2012,33(6):6-8.

[3]魏志剛，徐居明，吳麗．基于J750測試系統(tǒng)的HS3282發(fā)送功能測試[J]．現(xiàn)代測量與實驗室管理，2010，18（4）:14-16.Wei Zhigang,Xu Juming，Wu Li.etc.Test of HS3282 Transmission Function Based on J750 Test System[J].Advanced Measurement and Laboratory Management,2010,18(4):14-16.

[4]龍永佳．基于J750的SRAM測試程序開發(fā)和調(diào)試[J].現(xiàn)代測量與實驗室管理，2012，20（2）:12-13.Long Yongjia.Development and Debugging of SRAM Test Program Based on J750[J].Advanced Measurement Laboratory,2012,20(2):12-13.

[5]陳國強,吳國華,劉敬猛.中規(guī)模集成電路功能測試儀的設(shè)計[J].電子技術(shù)應(yīng)用,2009,35(7):139-141.Chen Guoqiang，Wu Guohua，Liu Jingmeng.Design of Function Testing Instrument for Medium Scale Integrated Circuit[J].Application of Electronic Technique,2009,35(7):139-141.

[6]匙雅琳.Teradyne J750數(shù)字信號測試機上實現(xiàn)混合信號測試[D].天津：南開大學,2006.Shi Yalin.Implementation of Mixed Signal Test on J750 Teradyne Digital Signal Test Machine[D].TianJin:NanKai University，2006.

[7]楊婷.基于片段間轉(zhuǎn)移低功耗測試結(jié)構(gòu)研究與實現(xiàn)[D].湖南:湖南大學，2007．Yang Ting.Research and Implementation of Low Power Test Structure Based on Inter Segment Transfer[D].HuNan:HuNan University，2007.

[8]孫曦東，馬云松，耿爽等．在Teradyne J750上的測試程序調(diào)試.微處理機，2008，29（2）:36-37.Sun Xidong，Ma Yunsong，Geng Shuang.etc.To Debug the Testing Program on Teradyne J750[J].MicroProcessors,2008,29(2):36-37.

[9]胡兆華，王厚軍.圓片級IC測試中脫機打點的一種實現(xiàn)方法[J].儀器儀表學報.2005,26(Z2):482-483.Hu Zhaohua,Wang Houjun.An Implementation Method of Wafer Level in IC Testing In Offline Management[J].Chinese Journal of Scientific Instrument.2005,26(Z2):482-483.

Developing and Debugging of MCU Chip Test Program Based on J750

Tan Xue，Jin Lan
(Chip advanced Co.,Ltd.,Beijing 100094,China)

Teradyne J750 test system is a automatic test equipment with world's largest installed capacity because of its powerful function and high test precision.Here takes a wafer test of MCU chip as an example,mainly expounds the develop and implement of a test method used on a LSI testing system from Teradyne company.The main features of J750 test system is recommended,and the general steps of developing and debugging of test program in wafer test is descripted,including evaluating test equipment,processing test adapter,off-line programming and debugging online testing procedures,etc..The program part mainly focus on the function test and frequency counter and research on debugging abnormalitis.After testing the whole wafer by carrying out 16site,it can show the wafer piece number,batch number,coordinate and bin value,according to the Map file generated by the prober.

MCU chip;J750 tester;Wafer;TDS software;Function test;Frequency counter

10.3969/j.issn.1002-2279.2017.04.007

TN47

B

1002-2279-（2017）04-0023-04

譚雪（1985—），女（回族），北京通州人，碩士研究生，主研方向：IC測試。

2016-11-23