齒輪測量機三維掃描測頭數(shù)據(jù)采集卡的研制

馬孝江　楊寶平

摘 要：文章將介紹一種基于CNC齒輪測量中心測控系統(tǒng)的三維掃描式測頭的數(shù)據(jù)采集卡。通過硬件描述語言Verilog，在控制核心

FPGA上實現(xiàn)了采集卡的模數(shù)轉(zhuǎn)換控制，測頭狀態(tài)與數(shù)據(jù)讀取、數(shù)字濾波、同步鎖存和總線指令譯碼等功能，并通過了邏輯分析儀驗證和上位機診斷程序的診斷。該數(shù)據(jù)采集卡符合其應(yīng)用要求。

關(guān)鍵詞：三維掃描測頭；數(shù)據(jù)采集卡；FPGA；Verilog

中圖分類號：TG86 文獻標(biāo)志碼：A 文章編號：2095-2945（2017）25-0048-02

引言

CNC齒輪測量中心要對高精度、工作曲面復(fù)雜的齒輪進行測量，測頭的數(shù)據(jù)采集卡是整個測控系統(tǒng)的核心部分，是計算機和被控對象之間的數(shù)據(jù)傳遞重要橋梁、也是被控對象信息處理的重要環(huán)節(jié)。所有邏輯部分由FPGA實現(xiàn)，它具有高集成度，高抗干擾力和低功耗等特點，此外還具有高度靈活性、可集成外圍電路。

1 總體方案

本設(shè)計方案是基于FPGA的三路數(shù)據(jù)采集卡，它主要由掃描式三維測頭傳感器，測頭信號調(diào)理電路，三路模數(shù)轉(zhuǎn)換器構(gòu)成的轉(zhuǎn)換電路，F(xiàn)PGA邏輯控制模塊，數(shù)據(jù)總線接口模塊以及運動控制反饋通道組成。其工作原理：測頭傳感器產(chǎn)生電壓信號，傳輸給三路信號調(diào)理電路，經(jīng)過信號濾波，調(diào)理放大得所需要的模擬信號范圍將所達(dá)要求的模擬信號送往高精度的模數(shù)轉(zhuǎn)換電路中，依據(jù)其AD的時序要求，由FPGA來控制A/D轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換，并控制數(shù)據(jù)的有序傳輸。此外，另一功能，運動控制卡反饋通道是由信號調(diào)理電路處理后的信號通過極性轉(zhuǎn)換及電壓幅值變換電路傳送給運動控制卡用于閉環(huán)控制或隨動控制。

從系統(tǒng)操作來看，上位機發(fā)出的不同指令通過FPGA進行相應(yīng)的動作來判斷數(shù)據(jù)是否轉(zhuǎn)換完畢，控制數(shù)據(jù)的同步鎖存，依據(jù)時序讀取數(shù)據(jù)標(biāo)志狀態(tài)寄存器數(shù)值和三路采集的數(shù)據(jù)。

2 采集系統(tǒng)硬件設(shè)計

設(shè)計中使用的測頭傳感器屬于LVDT電感式傳感器，根據(jù)要求將其放大到-10V～+10V范圍。設(shè)計采用ADI公司的精密儀表放大器AD8429來設(shè)計信號調(diào)理電路；使用的測頭傳感器屬于LVDT電感式傳感器，根據(jù)要求將其放大到-10V～+10V范圍。設(shè)計采用ADI公司的精密儀表放大器AD8429來設(shè)計信號調(diào)理電路；使用A/D的是美國ADI公司的AD977的一款典型的轉(zhuǎn)換精度高，功耗低的16位逐次逼近型轉(zhuǎn)換器，它有以下特性：最高采樣速率100KSPS；單電源5V供電；內(nèi)部2.5V參考電源可選AD轉(zhuǎn)換電路單元設(shè)計為以R1IN為信號輸入端，輸入電壓為單端雙極性，電壓范圍為-10V～+10V。設(shè)計中選用TI公司的具有可配置電壓轉(zhuǎn)換和三態(tài)輸出的2位雙電源總線收發(fā)器SN74LVC2T45來解決接口電平匹配?？偩€接口電路設(shè)計，本設(shè)計中使用的是CAMAC總線接口，總線接口的邏輯電平是標(biāo)準(zhǔn)負(fù)邏輯，這種邏輯標(biāo)準(zhǔn)具有很強的抗干擾能力、譯碼結(jié)構(gòu)簡單的特征，成為一種獨特的邏輯標(biāo)準(zhǔn)，在CNC測量中心中得到廣泛的運用。

3 采集卡硬件描述語言的設(shè)計與實現(xiàn)

3.1 系統(tǒng)總體邏輯設(shè)計

所有的邏輯功能都在FPGA內(nèi)部實現(xiàn)。FPGA通過SPI接口控制三路AD977的數(shù)據(jù)連續(xù)轉(zhuǎn)換和數(shù)據(jù)的傳輸，然后將16位的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，經(jīng)數(shù)字濾波處理后傳輸給存儲模塊，同時狀態(tài)信息模塊中與轉(zhuǎn)換相關(guān)的各個狀態(tài)標(biāo)志數(shù)據(jù)也將傳輸給數(shù)據(jù)存儲模塊，等待鎖存指令對其三路AD轉(zhuǎn)換數(shù)據(jù)和狀態(tài)信息共四路有效數(shù)據(jù)進行存儲；當(dāng)上位機通過CAMAC機箱發(fā)送鎖存指令時，系統(tǒng)將檢測到鎖存有效標(biāo)志來鎖存信號，實時鎖存相應(yīng)的有效數(shù)據(jù)，并傳輸給讀數(shù)據(jù)選通模塊，同時通過超量程指示燈反應(yīng)三路數(shù)據(jù)是否超程；之后，當(dāng)上位機依次發(fā)送讀狀態(tài)數(shù)據(jù)指令和三路采集數(shù)據(jù)指令時，讀數(shù)據(jù)選通模塊依次讀取相應(yīng)數(shù)據(jù)并分時傳送給上位機以作后續(xù)處理，系統(tǒng)總體的主要邏輯功能框圖。整個系統(tǒng)邏輯功能的實現(xiàn)都是用Verilog HDL硬件描述語言進行描述，硬件程序的設(shè)計主要采用自頂向下的設(shè)計思想。

3.2 三路采樣數(shù)據(jù)轉(zhuǎn)換控制模塊

數(shù)據(jù)轉(zhuǎn)換模塊主要是來實現(xiàn)AD977的數(shù)據(jù)轉(zhuǎn)換和以SPI為接口對16位串行數(shù)據(jù)的讀取并傳輸給FPGA。

（1）時序分析，實現(xiàn)對AD977的轉(zhuǎn)換控制和數(shù)據(jù)讀取主要依據(jù)是其工作的時序原理。從圖中可知，當(dāng)CS為低電平時，R/C跳變?yōu)榈碗娖?，AD977輸入信號，并啟動模數(shù)轉(zhuǎn)換。

（2）轉(zhuǎn)換控制邏輯的編寫，模塊的編寫主要分AD的轉(zhuǎn)換控制和SPI接口控制數(shù)據(jù)讀取并串并轉(zhuǎn)換兩個部分，根據(jù)其RTL圖，U1模塊功能：自發(fā)產(chǎn)生所需要的R/C（即rc_n），啟動AD轉(zhuǎn)換，當(dāng)接收到外部的AD977的BUSY（即busy_n）由低變高時，通過使能標(biāo)志En_start啟動U2中SPI_clk產(chǎn)生17個時鐘脈沖來接收AD977中已經(jīng)轉(zhuǎn)換好的數(shù)據(jù)，當(dāng)最后一位數(shù)據(jù)（LSB）接收完后，結(jié)束標(biāo)志SPI_rx_rdy由低電平拉高，同時U1中ad_con由低變高重新啟動AD下一次轉(zhuǎn)換。此外U1在每次接收完數(shù)據(jù)后產(chǎn)生一個高電平結(jié)束標(biāo)志fg_end來提示數(shù)據(jù)可進行下部的存儲。U2模塊功能：此模塊主要完成向AD讀取數(shù)據(jù)的SPI接口和16位串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。

（3）數(shù)據(jù)濾波模塊，使用“冒泡法”排序，將最大值和最小值去掉然后其余值求平均值，這樣可以將所采集數(shù)據(jù)中變化大的值濾除，達(dá)到輸出數(shù)據(jù)平滑，差異小。

AD977_no_sync連續(xù)轉(zhuǎn)換，每次轉(zhuǎn)換完畢延時兩個時鐘后，flage_end發(fā)送一個高脈沖，當(dāng)filter模塊中的fclk檢測到flage_end的上升沿時將每次轉(zhuǎn)換的數(shù)值存儲在寄存器中，依次連續(xù)4次，當(dāng)最后一個數(shù)據(jù)存儲完畢，將產(chǎn)生高電平的flage_end信號，同時ave輸出濾波后的結(jié)果。

（4）其他模塊編寫，設(shè)計中，除了以上兩個模塊還有hand_lage和decAD_data，這兩個模塊主要是對AD采集的數(shù)據(jù)進行存儲及其他相應(yīng)的處理，以便有序的被上位機讀取。endprint

a.hand_lage模塊功能：此模塊主要實現(xiàn)兩個目的，有效鎖存指令Q1響應(yīng)信號的產(chǎn)生和數(shù)據(jù)的鎖存及狀態(tài)寄存器的設(shè)置。鎖存指令響應(yīng)主要是應(yīng)用狀態(tài)機來描述，當(dāng)上位機發(fā)送CAMAC指令NA0F28后，狀態(tài)將從lock轉(zhuǎn)移到lock_data，在此狀態(tài)下將等待AD轉(zhuǎn)換結(jié)束標(biāo)志flage_end有效。

b.decAD_data模塊功能：此模塊實現(xiàn)了數(shù)據(jù)讀取的選通，由于數(shù)據(jù)的讀取時按照一定的順序來進行，而每次讀取16位數(shù)據(jù)，三路數(shù)據(jù)和狀態(tài)值逐次通過了相應(yīng)的CAMAC指令進行了選通，且當(dāng)RD為低電平時數(shù)據(jù)被讀取。

4 采集卡聯(lián)機調(diào)試與分析

CNC齒輪測量中心調(diào)試平臺主要由CAMAC機箱、模擬光柵發(fā)生裝置、手動控制箱以及上位機組成。對設(shè)計好的采集卡進行初調(diào)后將在調(diào)試平臺上對其基本邏輯功能進行測試，通過了一下測試內(nèi)容：

（1）CAMAC總線各譯碼指令功能的測試；

（2）采集卡數(shù)據(jù)是否能正常被上位機讀??；

（3）上位機站號及指令信息指示等是否正常。

通過FPGA的JTAG接口使用QuartusII中的邏輯分析儀（SignalTap）抓取AD卡運行時各指令與狀態(tài)信號電平變化來觀察其連續(xù)采集工作時序，抓取的狀態(tài)信號和數(shù)據(jù)轉(zhuǎn)換波形的結(jié)果與仿真中AD轉(zhuǎn)換、NAF指令譯碼功能、三路實時性數(shù)據(jù)通道選通讀取以及反饋給上位機的狀態(tài)信息等相比較，所要實現(xiàn)的邏輯功能與實際使用相符合。因此，控制程序的設(shè)計以及所要實現(xiàn)的功能符合最初設(shè)想，如圖2為抓取的信號波形圖。

本AD采集卡通過了以下功能和指標(biāo)進行測試：開關(guān)量測試，測頭懸空量測試及校準(zhǔn)，測頭數(shù)據(jù)比例放大系數(shù)校準(zhǔn)，系統(tǒng)元件噪聲測試。

5 結(jié)束語

本采集卡的硬件設(shè)計方式順應(yīng)了現(xiàn)階段數(shù)據(jù)采集領(lǐng)域的發(fā)展趨勢，采用以FPGA為控制核心的結(jié)構(gòu)，在采樣速度，數(shù)據(jù)精度上得到了保證，而且具有特有的運動反饋電路，更具有了靈活性和實用性。

參考文獻：

[1]王強.CNC齒輪測量中心數(shù)據(jù)采集系統(tǒng)的研制[D].哈爾濱工業(yè)大學(xué)，2009.

[1]熊清平.數(shù)控系統(tǒng)技術(shù)的發(fā)展趨勢[J].機電工程技術(shù)，2004（9）：91-94.

[2]張繼永.基于DSP的三維測頭數(shù)據(jù)采集處理系統(tǒng)的研制[D].哈爾濱工業(yè)大學(xué)，2008.

[4]來躍深，王建華，王亞曉，等.基于CPLD的CAMAC系統(tǒng)控制器設(shè)計[J].工具技術(shù)，2008，08：94-96.

[5]楊文煥.基于FPGA的多路高精度A/D采集卡的設(shè)計[D].河北科技大學(xué)，2013.endprint