基于FPGA的智能交通信號(hào)控制器設(shè)計(jì)

張卿+曹曉平

摘 要：用VHDL語言設(shè)計(jì)智能交通控制系統(tǒng)程序，并在QUARTUS II 系統(tǒng)中下載到FPGA/CPLD芯片中，達(dá)到了預(yù)期設(shè)計(jì)效果。

關(guān)鍵詞：VHDL；交通燈；智能交通控制系統(tǒng)

DOI：10.16640/j.cnki.37-1222/t.2017.16.126

0 引言

利用FPGA/CPLD 芯片對(duì)交通信息控制系統(tǒng)進(jìn)行設(shè)計(jì)，可以減少由于傳統(tǒng)芯片設(shè)計(jì)電路元件，降低設(shè)計(jì)的成本，縮短設(shè)計(jì)的周期，相對(duì)傳統(tǒng)的設(shè)計(jì)方法具有較大的優(yōu)勢(shì)。

1 系統(tǒng)設(shè)計(jì)

1.1 設(shè)計(jì)要求

按照交通信號(hào)系統(tǒng)的控制要求，每條道路的東西方向和南北方向都設(shè)計(jì)安排一組紅燈、黃燈、綠燈以及數(shù)字倒數(shù)計(jì)時(shí)器。系統(tǒng)的設(shè)計(jì)完全按照要求設(shè)置東西、南北方向的三色燈的通斷時(shí)間。

1.2 設(shè)計(jì)思路

設(shè)計(jì)采用了“自頂向下”的設(shè)計(jì)方法，將系統(tǒng)的功能電路分為“基本交通燈”、“點(diǎn)陣”、“音樂”、“檢測(cè)”、“優(yōu)先通行” 等五個(gè)模塊，然后針對(duì)每個(gè)模塊進(jìn)行開發(fā)。

1.3 控制器總體功能圖

2 軟件設(shè)計(jì)與仿真

交通燈控制器在Quartus II 壞境下設(shè)計(jì)，編譯、仿真，采用層次化混合輸入方式進(jìn)行設(shè)計(jì)，即采用頂層原理圖設(shè)計(jì)、頂層采用VHDL語言設(shè)計(jì)。

2.1 基本交通燈模塊

系統(tǒng)的核心模塊，它控制這東西南北紅、綠、黃燈的交替點(diǎn)亮和數(shù)碼管的倒計(jì)時(shí)。功能基本如下：“東西方向綠燈經(jīng)數(shù)碼管SM2，SM1倒計(jì)時(shí)50秒，轉(zhuǎn)為黃燈閃爍10秒，再到紅燈亮60秒。南北方向的紅，黃，綠燈，經(jīng)數(shù)碼管SM6，SM5分別倒計(jì)時(shí)60秒，閃爍10秒，倒計(jì)時(shí)50秒，依次不斷的循環(huán)。

2.2 優(yōu)先通行模塊

當(dāng)有優(yōu)先通行的車輛來時(shí)，例如：日常生活中的120搶救車，119火警車等。它立刻使正在正常運(yùn)行的交通燈，轉(zhuǎn)為東西南北方向上的紅燈亮，并且數(shù)碼管閃爍，時(shí)間暫停。當(dāng)檢測(cè)到優(yōu)先通行的車輛離開，交通燈才恢復(fù)正常狀態(tài)。

2.3 點(diǎn)陣模塊

“點(diǎn)陣”模塊是通過一個(gè)16行16列的發(fā)光二極管做成的。當(dāng)綠燈亮?xí)r，它顯示一個(gè)十字路口并在十字路口里面顯示一個(gè)指示人們通行的指示方向箭頭。它與“優(yōu)先通行”模塊一起使用，當(dāng)有優(yōu)先通行的車輛來時(shí)，點(diǎn)陣?yán)锏氖致房诶锩娴募^全部消失，表示東西南北方向的車輛都不能通過。

2.4 音樂播放模塊

本模塊預(yù)先存放幾首優(yōu)美的歌曲。當(dāng)行人在等待紅燈時(shí)，緩解人們焦急的心情。當(dāng)不同方向的紅燈亮?xí)r，它可以播放不同的歌曲。

2.5 檢測(cè)模塊

該模塊的功能時(shí)不斷的檢測(cè)東西方向紅、綠、黃燈的正常運(yùn)行狀態(tài)，如果當(dāng)檢測(cè)有異常那么就會(huì)使喇叭發(fā)出報(bào)警信號(hào)。

3 硬件設(shè)計(jì)

完成系統(tǒng)設(shè)計(jì)仿真后，進(jìn)行引腳綁定并下載到ACEX1K的EP1K30QC208-2上。

4 總結(jié)

利用QuartusII6.0波形仿真將每個(gè)模塊進(jìn)行仿真，在保證每個(gè)模塊的功能正確的基礎(chǔ)上，將五個(gè)所有模塊連接起來，形成完整的設(shè)計(jì)。再利用QuartusII6.0對(duì)整體系統(tǒng)仿真。經(jīng)過系統(tǒng)的仿真以及檢驗(yàn)和功能測(cè)試，整個(gè)系統(tǒng)的設(shè)計(jì)滿足設(shè)計(jì)的要求。最后，再利用QuartusII6.0軟件把將程序下載到Altera 公司的FPGA芯片（EP1K30QC208）中，經(jīng)過檢驗(yàn)驗(yàn)證，設(shè)計(jì)的結(jié)果達(dá)到預(yù)期效果。

參考文獻(xiàn)：

[1]潘松，趙敏笑.EDA技術(shù)及其應(yīng)用[M].科學(xué)出版社.

[2]茅豐.基于FPGA的出租車計(jì)費(fèi)器設(shè)計(jì)[D].[碩士學(xué)位論文].上海：上海交通大學(xué)，2007.endprint