裸銅框架銅線鍵合封裝技術(shù)研究

溫莉

(天水華天科技股份有限公司，甘肅天水741000)

裸銅框架銅線鍵合封裝技術(shù)研究

(天水華天科技股份有限公司，甘肅天水741000)

對裸銅框架銅線鍵合封裝的關(guān)鍵工藝進行了系統(tǒng)研究，通過選擇合適的裸銅框架、分段烘烤方式、全密封軌道焊線機防氧化以及工序間時間間隔控制，實現(xiàn)銅-銅鍵合關(guān)鍵技術(shù)，這一研究結(jié)果為更多封裝形式的裸銅框架實現(xiàn)銅線鍵合提供技術(shù)指導(dǎo)。

裸銅框架；氧化；銅-銅鍵合

銅合金以其優(yōu)良的導(dǎo)熱、導(dǎo)電、力學(xué)性能及低成本因素，已經(jīng)成為集成電路塑料封裝中最主要的引線框架（lead frame，LF））材料。近年來，隨著封裝成本壓力的不斷增大，引線框架從全鍍銀（載體和管腳均鍍銀）全面轉(zhuǎn)向環(huán)鍍銀（在管腳鍍銀和載體焊線區(qū)域鍍一圈銀）和選鍍銀（在管腳鍍銀和管腳焊線區(qū)域選鍍銀），并且在積極開發(fā)裸銅框架（無鍍銀框架）。然而，銅合金具有很高的親氧性，極易發(fā)生氧化現(xiàn)象，形成氧化膜。另外在封裝過程中要經(jīng)受150～250℃的溫度，加劇了銅引線框架的氧化，會引起氧化膜剝離并最終導(dǎo)致封裝失效，而且框架表面的氧化膜也是塑料封裝產(chǎn)品在回流焊工藝中導(dǎo)致分層和裂紋的主要因素之一，因此，裸銅框架的抗氧化管控是應(yīng)用于封裝的關(guān)鍵[2]。

目前在一些封裝公司已經(jīng)成熟量產(chǎn)的產(chǎn)品主要有TO、DIP、SOT、QFP等，這些產(chǎn)品大多數(shù)采用軟焊料或共晶焊裝片技術(shù)、裝片還原和鋁線鍵合技術(shù)，可以實現(xiàn)裸銅框架的良好鍵合，但銅-鋁鍵合對產(chǎn)品的可靠性沒有改善。從理論上講，實現(xiàn)裸銅框架銅線鍵合，可以減少接觸面的缺陷，避免因銀遷移造成的短路，改善產(chǎn)品質(zhì)量，提高封裝產(chǎn)品的可靠性和壽命，節(jié)約封裝成本。本文重點研究銅-銅鍵合關(guān)鍵技術(shù)，實現(xiàn)裸銅框架銅線鍵合封裝工藝。

1 試驗

1.1 防氧化機理

許多研究發(fā)現(xiàn)，引線框架銅合金的氧化膜構(gòu)成對氧化膜的抗剝離性有重大影響，如果氧化膜中CuO的含量很低，氧化膜主要由Cu2O構(gòu)成時，將呈現(xiàn)出非常良好的抗剝離性；一旦氧化膜中CuO含量增加，氧化膜的抗剝離性急劇下降，氧化膜中CuO含量增加的主要原因與銅合金中的微量元素偏析有密切的關(guān)系。Tomioa等對純銅和銅合金的氧化速度以及氧化膜成分研究也表明，雖然純銅氧化速度最快，但氧化膜中無CuO。因此，在銅合金表面電鍍純銅層，能提高氧化膜抗剝離性，改善材料的氧化失效性能，且價格低廉[1]。

根據(jù)金屬氧化理論，裸銅框架氧化過程依賴于銅離子和氧原子在氧化膜內(nèi)的擴散，并且以銅離子的擴散占主導(dǎo)地位。高溫作用下，氧化環(huán)境為富銅環(huán)境，銅離子充足，并且隨溫度升高，銅離子的遷移率顯著提高，從而加快了框架的氧化速率。而在較低溫度下，雖然銅離子也比較充足，但溫度較低，銅離子的擴散較慢。因此，高溫對裸銅框架造成的氧化程度大于低溫造成的氧化程度[2]。

1.2 封裝過程控制因素

本文以SOT223裸銅框架產(chǎn)品為例，裸銅框架基材為C194銅合金，基材表面電鍍純銅。其成分如表1所示。封裝流程關(guān)鍵工藝為：裸銅框架的包裝及存放、粘片烘烤方式、引線鍵合防氧化、工序間時間間隔控制。

表1 C194銅合金成分

1.3 試驗內(nèi)容

1.3.1 裸銅框架

本試驗采用的裸銅框架為在鍍層表面覆蓋一層有機物，密封鍍層孔隙防銅氧化，框架表面鍍純銅，表面更加平整光潔，減少了框架與氧氣的接觸面積，提高了氧化膜的抗剝離性，從而提高了框架的抗氧化能力。

包裝方式為將密封好的每盒框架密封后抽真空處理，在溫度15～24℃，濕度≤65%RH的儲存條件下存放，經(jīng)試驗，存放6個月后無氧化現(xiàn)象。

1.3.2 粘片烘烤

粘片烘烤采用分段式進行，首先在無氮氣保護的環(huán)境中，溫度上升到一個不太高的溫度并保持一定的時間，這樣不僅可以降低烘烤過程中的揮發(fā)，而且減少粘片膠中非水分物質(zhì)的衰減，使更多的物質(zhì)固化在芯片和PAD間，兩者有更好的粘片強度；然后在充氮氣保護保持氧含量≤0.1%的環(huán)境中，上升到一個較高的溫度后保持一定時間，可以更好地去除水分。圖1為試驗中用到的分段烘烤曲線。

圖1 分段烘烤曲線

1.3.3 引線鍵合

1.3.3.1 等離子清洗

等離子清洗除能清潔掉芯片及引線框架表面的沾污和氧化物之外，還能激活表面，使結(jié)合面更加牢固，是提高引線鍵合和塑封性能的一個重要方法。

1.3.3.2 全密封軌道鍵合設(shè)備

引線鍵合采用具有“Gas cover kit”系統(tǒng)的全密封軌道焊線機，全程通保護氣體防氧化。該系統(tǒng)主要由“Full Heat Tunnel+UC Cover+Moving Cover”三部分組成，相互之間緊密連接，減少了裸銅框架與外界環(huán)境的接觸面積，達到全密封、防氧化的效果；鍵合時在軌道內(nèi)部通入一定流量的保護氣體實現(xiàn)裸銅框架高溫鍵合的防氧化（見圖2）。

圖2 全密封軌道焊線機

1.3.4 工序間時間間隔控制

如果工序間時間間隔越長，會增加產(chǎn)品在生產(chǎn)線上的沾污和氧化風險，從而影響引線鍵合質(zhì)量。尤其是粘片到引線鍵合、引線鍵合到塑封這兩個工序間時間間隔。粘片烘烤前，由于粘片膠未固化，滯留時間越長，粘片膠會外溢擴散到芯片區(qū)域外的載體上，甚至擴散到內(nèi)引腳上，造成粘片膠沾污；引線鍵合到塑封工序，由于鍵合過程對框架有加熱，在此期間滯留時間較長易造成框架氧化，影響鍵合質(zhì)量；由于塑封車間潔凈度相對較低，若在塑封車間滯留時間較長，極易造成引線框架及芯片沾污，影響塑封料與引線框架及芯片的結(jié)合強度。

2.4 試驗方案

將工序間時間間隔控制在24 h以內(nèi)，采用分段烘烤進行粘片固化，引線鍵合及塑封前均加等離子清洗，并嚴格按照封裝工藝規(guī)范操作，隨機選取3批芯片將裸銅框架與鍍銀框架進行對比試驗考核，試驗后，裸銅框架封裝批次均滿足封裝產(chǎn)品質(zhì)量及MSL1可靠性要求，如表2。

表2 試驗方案

2 結(jié)果與討論

圖3、圖4分別為裸銅框架銅線鍵合后圖片、MSL1后超聲掃描圖片。圖示為引線鍵合后滿足工藝質(zhì)量標準，可靠性滿足JEDEC MSL1標準；裸銅框架銅線鍵合封裝產(chǎn)品的可靠性明顯優(yōu)于鍍銀框架。

圖3 引線鍵合圖片

圖4 MSL1后超聲掃描圖片

3 結(jié)束語

研究表明，實現(xiàn)裸銅框架銅線鍵合封裝工藝，既改善了材料間的相容性，減少了接觸面的缺陷，又降低了生產(chǎn)成本，可有效提升封裝產(chǎn)品的可靠性能力；經(jīng)過多次試驗證明，裸銅框架銅線鍵合封裝產(chǎn)品的可靠性要優(yōu)于鍍銀框架。這一研究結(jié)果可以為生產(chǎn)中更多封裝形式的裸銅框架實現(xiàn)銅線鍵合提供技術(shù)指導(dǎo)。

[1] 王壽山.鍍銅層對IC引線框架表面抗氧化失效的作用[J].上海交通大學(xué)學(xué)報，2007，4(41)：5-8.

[2] 張胡軍.鍍銅厚度對裸銅框架抗氧化性能的影響[J].電子與封裝，2013，1(1)：9-11.

Research of Packaging Technology for Bare-copper Leadframes with Copper Bonding

WEN Lijun

(Tianshui huatian technology Co.，Ltd，Tianshui 741000，China)

In this paper，systematic research of critical process for bare-copper leadframes with Copper bonding，By selecting suitable bare-copper leadframes，performing sectional baking after die bonding，antioxidanting of hermetic orbital for wire-bonding machine，and controling interval time during each process，Achieve key technology of copper-copper bonding，This result provides a guidance for more bare-copper leadframes with copper bonding.

Bare-copper leadframes；Oxidation；Copper-copper bonding

TN405.97

A

1004-4507(2017)04-0005-04

溫莉珺（1985-），女，甘肅天水人，畢業(yè)于蘭州理工大學(xué)，天水華天科技股份有限公司技術(shù)部工程師，主要從事半導(dǎo)體封裝材料及集成電路封裝可靠性研究。

2017-07-06