多部不同體制雷達信號源結構與算法設計

蘭初軍，陸正文

(國營第七二二廠， 廣西 桂林 541001)

【裝備理論與裝備技術】

多部不同體制雷達信號源結構與算法設計

蘭初軍，陸正文

(國營第七二二廠， 廣西 桂林 541001)

提出了一種結構簡單、速度快的系統(tǒng)能同時輸出多部雷達基帶信號。為了達到精準控制信號的輸出，采用高速DSP作為數(shù)據(jù)的主控，并由CPLD直接控制DDS產生雷達基帶信號；針對輸出多部不同體制雷達基帶信號的關鍵時序問題，使用分時復用算法并建立時間隊列長度；另外，采用概率統(tǒng)計論分析脈沖覆蓋率，并通過設置脈沖容差以保證信號滿足性能指標要求。經測試，證明了系統(tǒng)能輸出各種體制脈沖雷達以及連續(xù)波基帶信號，輸出功率為-11 dBm 左右。

雷達基帶信號；DDS；分時復用算法

在模擬電子對抗中，雷達模擬器應用廣泛。面對復雜多變的環(huán)境，出現(xiàn)了多種不同體制雷達。這就需要雷達模擬器能模擬多種體制雷達。不同體制雷達基帶信號源的類型也不同。在傳統(tǒng)的設計中，產生雷達基帶信號源，是通過全模擬電路實現(xiàn)，可靠性、穩(wěn)定性差，電路體積大。為了解決這個問題，設計中采用DDS(直接數(shù)據(jù)頻率合成器)技術，它基于波形存儲器得以實現(xiàn)，并具有頻率轉換時間短、高精度、穩(wěn)定性好等優(yōu)點。目前，DDS技術廣泛地被研究與應用。例如，文獻[5]提出了一種由單片機與CPLD靈活控制DDS產生所需要的各種雷達信號源；文獻[4]應用了DDS技術對雷達回波信號模擬研究。本文研究是在單系統(tǒng)中采用兩片DDS同時產生多部雷達基帶信號源，其中，通過高速DSP控制保證了系統(tǒng)性能指標要求，在雷達模擬器的應用中發(fā)揮了重要作用。

1 系統(tǒng)總體結構

系統(tǒng)硬件結構如圖1所示，遠程顯控終端與DSP互連，用戶通過顯控終端輸入命令控制系統(tǒng)運行狀態(tài)。DSP與CPLD互連，并對DDS起到間接的控制作用。CPLD與DDS互連起到直接的控制作用，同時控制輸出開關。

圖1 系統(tǒng)結構

考慮到單片DDS僅能產生8個不同的頻率點，當想要產生超過8個頻率點時，至少需要2片DDS。設計中應用了2片DDS，通過開關調制并產生所需的全部信號。

1.1 系統(tǒng)通信協(xié)議設計

遠程顯控終端與DSP采用網口進行通信，其發(fā)送雷達參數(shù)有：雷達數(shù)量、PW(脈沖寬度)、頻率碼和PRI(重復周期)等給DSP，信息以數(shù)據(jù)報文的格式進行傳送，報文格式如圖2所示。

圖2 報文格式

每個條報文必須有一個報文頭字段、報文尾字段 、命令和長度。其中，命令指明了系統(tǒng)執(zhí)行何種操作，每條報文長度是可變的。

DDS不僅支持并行數(shù)據(jù)端口操作模式，也支持串行數(shù)據(jù)端口操作模式。CPLD與DDS通信，應用串口通信，既滿足設計要求，又簡化了印制板的布線。

1.2 信號源的產生與分析

脈沖信號有線性調頻、頻率捷變、常規(guī)脈沖和相位編碼等。系統(tǒng)應用了AD9910芯片作為信號源輸出芯片，集成了DDS技術，具有高性能數(shù)模轉換器以及全數(shù)字化編程的高頻合成器。它內部提供了8個Profile寄存器，用于控制8個頻率點，其輸出頻率fout由FTW(頻率控制字)與輸入?yún)⒖紩r鐘控制。fout、 FTW和fSYSCLK的關系如下：

(1)

fSYSCLK為輸入?yún)⒖紩r鐘，F(xiàn)TW是介于0～231之間的整數(shù)。相應地，其輸出相位和幅度也是有相應的控制寄存器，見相關文獻，這里就不贅述。系統(tǒng)輸出信號控制如表1所示。

表1 雷達基帶信號源產生方式

不同的雷達基帶信號，其信號產生方式有所不同。通過控制開關選擇信號的輸出，連續(xù)波信號由DDS1輸出，脈沖信號由DDS2輸出。

2 多雷達信號時序算法設計

在本設計中只有一個信號輸出通道，對于產生單個雷達基帶信號很容易得到滿足。然而針對產生多部雷達不同頻段基帶信號源時，要充分利用信號的占空比，即采用分時復用算法，并通過建立時間隊列長度實現(xiàn)。

2.1 建立時間隊列長度

所謂的時間隊列長度是指在DSP程序中建立一個緩沖，其單元長度的單位為時間的隊列。首先接收遠程顯控終端送來的請求報文。然后從請求報文中提取出多個雷達的PW值及PRI值，并根據(jù)這兩個值的大小進行排序以及建立時間隊列長度。

如圖3所示，PRI值最大的雷達插入隊列頭，反之，插入隊尾。每部雷達所占據(jù)隊列單元長度由各自PW決定。由于執(zhí)行DSP指令和流水深度帶來的延遲，所以每部雷達信號輸出時間間隔為Δt要保證各雷達信號輸出不覆蓋。

圖3 時間隊列

2.2 基于時間隊列多雷達輸出時序

若給出雷達1的頻段為frequency1，雷達2的頻段為frequency2，雷達3的頻段為frequency3。其中雷達1的PRI值最大，其次雷達2，最后雷達3，則根據(jù)時間隊列長度產生的時序如圖4所示。

從時間軸看出，雷達PRI最大的基帶信號優(yōu)先輸出。反之，最后輸出。

圖4 多雷達信號輸出時序

3 采用概率統(tǒng)計論分析覆蓋率

隨機過程描述為時間t和隨機變量的函數(shù)[6]，給定時刻t(常數(shù))，其僅是隨機變量的函數(shù)，即一個隨機事件的問題。輸出多部雷達基帶信號時，形成密集雷達基帶信號流。規(guī)定脈沖前沿作為確定時刻t，若此時存在其他雷達脈沖，則脈沖之間產生覆蓋。另外必須考慮到同一部雷達脈沖之間不會覆蓋，因此應該除去該脈沖所在同部雷達的脈沖。

綜上所述，雷達脈沖覆蓋的概率為1-(除去本部雷達，所有雷達的脈沖不可能存在的概率)。對于某部雷達脈沖串的占空比，即為該部雷達可能存在的概率。

a=PRI*PW

(2)

脈沖不存在的概率1-a，除去本部雷達，所有雷達存在的概率

(3)

其中，n為雷達的數(shù)目，因此可以得到雷達脈沖覆蓋的概率為

(4)

顯然，隨著n的增大，雷達覆蓋率隨之增大。針對這個問題，設計中設置了脈沖容差S，即

(5)

其中，T實為雷達實際脈寬輸出時間，T原為雷達信號原脈寬輸出時間。若經計算測得容差值大于給定的標準數(shù)值，則停止輸出雷達信號，并且反饋給遠程顯控終端，用戶通過顯控終端重新設置相應的參數(shù)。這樣大大地降低了脈沖覆蓋率，保證達到多雷達信號輸出要求。

4 系統(tǒng)測試與分析

通過板級調試測試設計的正確性，測試過程中DDS使用fSYSCLK為3.5 GHz，使用頻譜儀或示波器觀測實驗結果。

4.1 連續(xù)波信號

如圖5所示，頻譜儀顯示的結果是連續(xù)正弦波輸出頻率為1.05 GHz，功率為-11.85 dBm。

圖5 連續(xù)波信號

4.2 脈沖波信號

如圖6所示，系統(tǒng)輸出8個頻率捷變點，捷變時間為100個CPLD主工作時鐘，捷變帶寬20 MHz，頻率范圍950～970 MHz，輸出功率為-10.74 dBm。

圖6 頻率捷變信號

線性調頻使用了AD9910芯片內部的斜波發(fā)生器產生。配置相應的控制寄存器，產生的線性調頻信號如圖7所示，頻率的下限值為890 MHz，上限值為1 290 MHz，調頻帶寬400 MHz，調頻步進0.1 MHz/ns，輸出功率為-10.93 dBm。

圖7 線性調頻信號

雷達信號源的相位編碼有二相和四相。如圖8所示，示波器顯示二相編碼，即 0°和180°。相位的改變周期為100個CPLD主工作時鐘。

圖8 二相編碼信號

5 總結

設計采用DSP+CPLD+DDS架構。應用分時復用算法滿足了多雷達信號輸出。設計中設置的脈沖容差在一定程度上降低了脈沖覆蓋率，但隨著輸出雷達數(shù)量或信號樣式的增加，脈沖覆蓋率隨之加大，因此擬定輸出雷達數(shù)量、信號樣式、DDS數(shù)量及開關數(shù)量之間的平衡點是進一步深入探討的問題。

[1] LI G,YU K B.Modeling and Simulation of Coherent Weibull Clutter[J].IEE Proceedings F,1989,136(1):2-12.

[2] CURRIE A，BROWN M A.Wide-swath SAR[J].IEE Proceedings F：Radar and Signal Processing，1992，139(2)：120-145.

[3] PEYTON Z，PEEBLES J R.Radar Principles[M].USA:A Wiley Interscience Publication，2002.

[4] 劉朝軍，王偉，邱兆坤，等.基于DDS的寬帶雷達回波信號模擬技術研究[J].系統(tǒng)工程與電子技術，2005(9)：1498-1499.

[5] 朱正平，李寧麗，陳錕，等.高頻脈沖雷達信號源的設計與實現(xiàn)[J].中南民族大學學報，第30卷1期，2011：76-77.

[6] 國強.雷達信號分選理論研究[M].北京：科學出版社，2010.

[7] 林琳.多模式雷達信號源設計與實現(xiàn)[J].現(xiàn)代電子技術，2014,37(17)：52-53.

[8] ALAMOUTI S M.A simple transmit diversity technique for wireless communications[J].IEEE J.Select.120～123.

[9] 付鈞，穆仕博.雷達信號源設計分析[J].信息通信，2015(4)：70～72.

[10]李方慧，王飛.TMS320C6000系列DSPs原理與應用[M].2版.北京：電子工業(yè)出版社，2003.

(責任編輯 周江川)

Design of Multiple and Different Radar Signals Source Structure and Algorithm

LAN Chujun, LU Zhengwen

(The State No.722 Factory， Guilin 541001， China)

A fast and simple system that can output simultaneously multiple radar base-band signals is proposed. The DSP is applied to the main control data and the CPLD is applied to control directly DDS，which is to accurate control signal. For the key timing of multiple and different radar，the system adopts time-sharing algorithm and builds the scale of time queue. Besides, probability theory is used to analyze the pulse coverage，and the tolerance defined is guaranteed to satisfy the requirement of performance. Experiment indicates that the power of system output achieve about -11 dBm for the carrier wave or the pulse wave.

radar base-band signal；DDS；time-sharing algorithm

2017-04-15；

2017-05-20

蘭初軍(1986—)，男，碩士，主要從事電子技術研究與設計。

10.11809/scbgxb2017.08.015

format:LAN Chujun, LU Zhengwen.Design of Multiple and Different Radar Signals Source Structure and Algorithm[J].Journal of Ordnance Equipment Engineering,2017(8):63-66.

TN957

A

2096-2304(2017)08-0063-04

本文引用格式：蘭初軍，陸正文.多部不同體制雷達信號源結構與算法設計[J].兵器裝備工程學報，2017(8):63-66.