作者/黃瑋、 楊月霞、 林慧敏,江蘇信息職業(yè)技術(shù)學(xué)院
項(xiàng)目:江蘇高校品牌專業(yè)建設(shè)工程資助項(xiàng)目,項(xiàng)目編號(hào)ppzyB190。
基于Silvaco Atlas的SOI 器件性能仿真研究
作者/黃瑋、 楊月霞、 林慧敏,江蘇信息職業(yè)技術(shù)學(xué)院
項(xiàng)目:江蘇高校品牌專業(yè)建設(shè)工程資助項(xiàng)目,項(xiàng)目編號(hào)ppzyB190。
本文主要針對(duì)SOI器件結(jié)構(gòu)展開研究,對(duì)于SOI MOS器件的結(jié)果和特性進(jìn)行分析,討論,并利用SILVACO TCAD軟件來對(duì)SOI的器件結(jié)構(gòu)與性能進(jìn)行仿真,與研究分析結(jié)果進(jìn)行比對(duì),可以看出SOI器件能夠有效改善MOS器件的閾值和亞閾值特性。
Silvaco Atlas;SOI結(jié)構(gòu);SOI MOS器件
集成電路發(fā)展迅速,特征尺寸不斷減小,目前,大型半導(dǎo)體制造商三星,臺(tái)積電等的主流工藝節(jié)點(diǎn)是14納米,16納米,但是目前三星已經(jīng)預(yù)告開發(fā)7納米制造工藝,并預(yù)計(jì)在未來幾年問世。隨著特征尺寸的不斷減小,對(duì)集電電路的結(jié)構(gòu),制造工藝,原材料的要求也越來越高,傳統(tǒng)的器件結(jié)構(gòu)已經(jīng)無法滿足電路性能的要求了。FinFET,SOI結(jié)構(gòu)等能有效改善特征尺寸不斷縮小過程中所遇到的問題。
其中SOI結(jié)構(gòu)可以有效抑制CMOS電路中常見的閂鎖效應(yīng),具有抗輻照性能好,工作速度快,功耗低,成本低等優(yōu)點(diǎn)。為Global Foundries,Samsung等制造商所采用。
采用器件仿真軟件Silvaco TCAD,可以有效研究SOI MOS器件的特性。Silvcao TCAD軟件可以進(jìn)行一維,二維和三維工藝仿真,還可以進(jìn)行二維和三維器件仿真。主要包括ATHENA工藝仿真工具和ATLAS器件仿真工具。本論文中主要使用ATLAS工具對(duì)器件結(jié)構(gòu)及特性進(jìn)行研究。
SOI(Silicon On Insulator )技術(shù), 全稱為絕緣體上的硅。頂層硅跟襯底之間加入了一層埋氧層。
根據(jù)頂層硅膜厚度,將SOI分成了厚膜和薄膜兩類。通過柵下半導(dǎo)體表面的最大耗盡層寬度xdm為標(biāo)準(zhǔn)來進(jìn)行劃分,若硅膜厚度tsi>2xdm,則屬于厚膜SOI器件,在正背界面耗盡區(qū)之間存在中性區(qū)域,硅膜并沒有完全耗盡,所以又稱為部分耗盡SOI器件(PD SOI)。若SOI器件的頂層硅膜厚度tsi<xdm,則屬于薄膜SOI器件,硅膜處于全耗盡狀態(tài),這類器件又稱為全耗盡SOI器件(FD SOI)。
現(xiàn)通過Silvaco軟件來模擬SOI的器件結(jié)構(gòu)。首先定義網(wǎng)格結(jié)構(gòu),并確定各區(qū)域的材料類型。設(shè)定電極,并定義各摻雜區(qū)域的摻雜濃度和類型。
由于PDSOI的頂層硅膜較厚,所以在在硅膜與上下二氧化硅層的交界面耗盡層間還有一個(gè)中性層。在埋氧層的絕緣隔離作用使該區(qū)域處于電學(xué)浮空狀態(tài),而這種狀態(tài)會(huì)導(dǎo)致SOI器件產(chǎn)生了一些不良的效應(yīng)。在實(shí)際應(yīng)用中發(fā)現(xiàn),對(duì)于PDSOI器件中,一旦漏電壓高于某值,在漏極附近的高電場區(qū)中溝道電子便能得到充足的能量,通過碰撞電離得到電子—空穴對(duì),電子穿過溝道區(qū)到達(dá)漏極,空穴則到達(dá)浮空區(qū)域處。由于SOI結(jié)構(gòu)中的氧化物埋層所帶來的隔離作用,使體浮空區(qū)處在了空穴積累的狀態(tài),并讓源—體結(jié)正向偏置,導(dǎo)致浮空區(qū)的電壓升高。在漏電壓的不斷增加下,閾值電壓在減小,導(dǎo)致了漏電流的增加,從而產(chǎn)生翹曲效應(yīng)。
圖1 FDSOI Silvaco仿真結(jié)構(gòu)圖
圖2 PDSOI器件輸出特性曲線
通過Silvaco模擬了在不同柵壓作用下,漏極電流隨漏偏壓變化的電路特性曲線,可以看到PDSOI中的I—V特性曲線在圈出部位出現(xiàn)了翹曲效應(yīng),而FDSOI中就不會(huì)出現(xiàn)這樣的現(xiàn)象。這正是由于FDSOI器件中,頂層硅的厚度較薄,不需要溝道摻雜,所以只有一個(gè)全耗盡層,源和體之間的勢壘相當(dāng)小,空穴的結(jié)合大部分發(fā)生在有源區(qū)中,不存在空穴積累,因而并不會(huì)產(chǎn)生“翹曲效應(yīng)”。
所以在SOI器件的使用中,主要使用的是FDSOI器件。
使用Silvaco Atlas工具,通過合適的器件仿真模型,可以對(duì)于SOI MOS器件的性能進(jìn)行模擬。閾值電壓是MOS器件非常重要的一個(gè)參數(shù),表明了MOS器件的開啟條件,SOI MOS器件同樣具有閾值電壓。
但是對(duì)于小尺寸器件來說,不僅要考慮閾值特性,還需要考慮亞閾值特性。晶體管的亞閾是指柵電壓小于閾值電壓,但是已經(jīng)大于0時(shí),即半導(dǎo)體表面弱反型時(shí)的狀態(tài),此時(shí)已經(jīng)存在微弱的電流,稱為亞閾值電流,器件的亞閾值特性會(huì)影響電路的泄漏電流和靜態(tài)功耗,在電路應(yīng)用中占了很大的比重。一般用亞閾值斜率來描述器件的亞閾值特性,其定義為亞閾值區(qū)漏端電流增加一個(gè)數(shù)量級(jí)所要增進(jìn)的柵電壓,反映了電流從關(guān)態(tài)到開態(tài)的轉(zhuǎn)換陡直度。具體對(duì)應(yīng)于采取半對(duì)數(shù)坐標(biāo)的器件轉(zhuǎn)移特性曲線(ID~Vgs關(guān)系)中亞閾值區(qū)線段斜率的倒數(shù),可以表現(xiàn)為:
通過仿真可以得到上面建立的FDSOI結(jié)構(gòu)的亞閾值特性,模擬仿真結(jié)果表明亞閾值斜率為72mV/decade,當(dāng)漏偏壓很小時(shí),漏極電流隨著漏偏壓的上升而迅速增大,亞閾值斜率較大。比起類似結(jié)構(gòu)參數(shù)的體硅MOS器件來說,F(xiàn)D SOI器件的亞閾值性能有了較大的提高。
隨著集成電路的發(fā)展,伴隨著產(chǎn)品性能的不斷提高,器件結(jié)構(gòu)和性能的改進(jìn)就變得很重要,但是由于集成電路制造成本較高,所以不太適合通過生產(chǎn)來檢驗(yàn)性能。器件仿真軟件的使用,可以有效的解決這一問題。本文使用Silvaco Atlas器件仿真工具對(duì)于SOI器件展開研究,比較了PDSOI器件和FDSOI器件的性能,并對(duì)FDSOI器件的閾值特性和亞閾值特性進(jìn)行了分析。通過仿真可以更直觀的觀測到結(jié)果,驗(yàn)證理論分析,是實(shí)現(xiàn)器件結(jié)構(gòu)的改進(jìn)的有效方法。
圖3 FD SOI的亞閾值斜率
* [1] 林成魯.SOI技術(shù)的新進(jìn)展[J],Semi conductor technolo gy,2003,28(9):39—43
* [2] 古美良.SOI技術(shù)發(fā)展及其應(yīng)用[J],壓電與聲光,28(6):236—239
* [3] 陳猛,王一波.SOI材料的發(fā)展歷史、應(yīng)用現(xiàn)狀與發(fā)展新趨勢(下)[J].中國集成電路2007,(08):44—48+36
* [4] 黃如,張國艷,李映雪,張興.SOI CMOS技術(shù)及其運(yùn)用[M].科學(xué)出版社,2005
* [5] 劉新宇,孫海峰,劉洪明等.全耗盡CMOS/SOI工藝[N].半導(dǎo)體學(xué)報(bào)
邁來芯推出高集成度飛行時(shí)間3D視覺解決方案
邁來芯宣布推出新的飛行時(shí)間(TOF)芯片組和開發(fā)套件,這是一款用于實(shí)現(xiàn)3D視覺解決方案的簡單化、模塊化和面向未來的設(shè)計(jì)。新推出的芯片組包括MLX75023 1/3英寸光學(xué)格式TOF傳感器和MLX75123配套IC,后者嵌入了開發(fā)3D視覺解決方案通常所需的許多外部元器件。
MLX75023 TOF傳感器提供QVGA分辨率像素,并具有63dB線性動(dòng)態(tài)范圍和日光魯棒性。MLX75123配套芯片將傳感器IC直接連接到主機(jī)MCU,可以從傳感器快速讀取數(shù)據(jù)。
芯片組的典型應(yīng)用包括汽車應(yīng)用中的手勢識(shí)別、駕駛員監(jiān)控和乘員檢測。該芯片組同時(shí)也是工業(yè)(傳送帶、機(jī)器人、體積測量)和智能城市(人數(shù)、安全性等)等其他應(yīng)用的理想選擇。該芯片組可提供汽車級(jí)(—40℃至+105℃)和工業(yè)級(jí)(—20℃至+85℃)兩種等級(jí)。