一種支持寬范圍上電時(shí)間的上電復(fù)位電路設(shè)計(jì)

曹正州，錢棟良，謝文虎，吳琪

（1.中國電子科技集團(tuán)公司第58研究所，江蘇無錫214072；2.無錫中微億芯有限公司，江蘇無錫214072）

一種支持寬范圍上電時(shí)間的上電復(fù)位電路設(shè)計(jì)

曹正州1，錢棟良2，謝文虎1，吳琪2

（1.中國電子科技集團(tuán)公司第58研究所，江蘇無錫214072；2.無錫中微億芯有限公司，江蘇無錫214072）

為了解決傳統(tǒng)上電復(fù)位電路在緩慢上電時(shí)起拉電壓低矮的問題，提出一種寬范圍上電時(shí)間的上電復(fù)位電路。該電路由基于RC延時(shí)的上電復(fù)位和基于電平檢測的上電復(fù)位雙模異構(gòu)而成，快速上電時(shí)，RC延時(shí)模塊提供VDD的起拉電壓；緩慢上電時(shí)，電平檢測模塊產(chǎn)生0.833 VDD的起拉電壓。采用TSMC 0.18 μm Flash工藝對該電路進(jìn)行設(shè)計(jì)和流片，三溫測試結(jié)果表明，當(dāng)VDD為3.3 V、上電時(shí)間分別為微秒級和毫秒級時(shí)，起拉電壓達(dá)到3.3 V和2.75 V。

上電復(fù)位；起拉電壓；RC延時(shí)；電平檢測

1 引言

數(shù)字系統(tǒng)和數(shù)?；旌舷到y(tǒng)中存在大量的狀態(tài)寄存器、控制寄存器、計(jì)數(shù)器等功能單元，在系統(tǒng)上電時(shí)，這些功能單元處于混亂狀態(tài)，可能導(dǎo)致系統(tǒng)的誤動作[1]。為此，上電復(fù)位電路常用來初始化這些功能單元，保證系統(tǒng)的正常啟動。上電復(fù)位電路在供電電壓上升過程中輸出有效復(fù)位電平（通常為高電平），直到供電電壓達(dá)到系統(tǒng)規(guī)定的正常電壓才迅速產(chǎn)生低電平。復(fù)位信號結(jié)束時(shí)，供電電壓所達(dá)到的值稱為上電復(fù)位電路的起拉電壓[2～3]。

由于傳統(tǒng)上電復(fù)位電路在緩慢上電時(shí)起拉電壓較小，可能影響系統(tǒng)的正常復(fù)位，因此本文提出一種寬范圍上電時(shí)間的上電復(fù)位電路。該電路用在Flash配置芯片中，為數(shù)字邏輯提供復(fù)位。基于TSMC 0.18μm Flash工藝，在Cadence環(huán)境下進(jìn)行電路設(shè)計(jì)，并使用Hspice工具進(jìn)行仿真分析。最后對該電路進(jìn)行流片，并對芯片樣品電路進(jìn)行測試。

2 上電復(fù)位電路

2.1 傳統(tǒng)上電復(fù)位電路

圖1（a）所示的是傳統(tǒng)上電復(fù)位電路的原理圖，該電路由RC延時(shí)網(wǎng)絡(luò)和反相器構(gòu)成[4～5]。為保證系統(tǒng)的正常復(fù)位，要求時(shí)間常數(shù)RC遠(yuǎn)大于上電時(shí)間，因此R和C取值非常大，通常置于片外。系統(tǒng)上電時(shí)，由于電容兩端電壓不能突變，電容上極板電壓緩慢上升，該電路輸出為高電平，系統(tǒng)進(jìn)行復(fù)位操作；當(dāng)電容上極板電壓達(dá)到反相器的閾值電壓，輸出迅速翻轉(zhuǎn)為低電平，并保持為低電平。復(fù)位信號結(jié)束時(shí)，該電路提供的起拉電壓可以達(dá)到VDD。

圖1 傳統(tǒng)上電復(fù)位電路

為了在芯片內(nèi)實(shí)現(xiàn)圖1（a）中的電路，使用MOS有源電阻和MOS電容代替R和C，如圖1（b）所示。這樣的話，大大減小了電路的時(shí)間常數(shù)，從而限制了系統(tǒng)的上電時(shí)間，通常最大上電時(shí)間只有幾微秒。傳統(tǒng)上電復(fù)位電路的缺點(diǎn)是：（1）當(dāng)上電時(shí)間變長時(shí)，起拉電壓會下降，如圖2所示，影響系統(tǒng)的正常復(fù)位。特別是當(dāng)上電時(shí)間大于電路的時(shí)間常數(shù)時(shí)，電容上極板電壓的變化和供電電壓的上升過程保持一致，起拉電壓接近于0，系統(tǒng)不能完成復(fù)位。（2）快速掉電再上電時(shí)，電容累積的電荷來不及釋放，輸出保持為低電平，導(dǎo)致系統(tǒng)復(fù)位失效。

圖2 傳統(tǒng)電路復(fù)位信號隨上電時(shí)間的變化

2.2 提出的上電復(fù)位電路

針對傳統(tǒng)上電復(fù)位電路不適用于緩慢上電的問題，本文提出一種寬范圍上電時(shí)間的上電復(fù)位電路，如圖3所示。該電路主要由RC延時(shí)、電平檢測和延遲整形三個(gè)模塊構(gòu)成。供電電壓為輸入信號，其最終的穩(wěn)定值為VDD，VPOR為輸出復(fù)位信號，VREF為基準(zhǔn)電壓，此處未給出基準(zhǔn)產(chǎn)生電路。

圖3 本文提出的上電復(fù)位電路

RC延時(shí)模塊是傳統(tǒng)上電復(fù)位電路的一種改進(jìn)。MP1和MP2為充電管，柵極都接高于地的電壓有利于增加有源電阻，從而增大電路的時(shí)間常數(shù)。MN2為放電管，其作用是當(dāng)系統(tǒng)快速掉電再上電時(shí)，能夠迅速釋放掉電容MN1上的電荷，為再上電做好準(zhǔn)備，以便再次產(chǎn)生復(fù)位信號。RC延時(shí)模塊繼承了傳統(tǒng)電路的特點(diǎn)，適用于快速上電，能夠產(chǎn)生VDD的起拉電壓；但仍不適用于緩慢上電，緩慢上電時(shí)起拉電壓大約為一個(gè)PMOS管的閾值電壓，達(dá)不到系統(tǒng)復(fù)位的要求。

電平檢測模塊是一種有別于傳統(tǒng)電路的上電復(fù)位電路。它通過分壓電阻R1和R2采樣供電電壓，再與基準(zhǔn)電壓VREF比較，產(chǎn)生復(fù)位信號V2。為了保證復(fù)位信號的形成，基準(zhǔn)電壓必須在供電電壓穩(wěn)定之前及時(shí)升起來，這要求上電時(shí)間不能太短。當(dāng)供電電壓緩慢上升時(shí)，比較器負(fù)向端的采樣電壓也以同步的斜率上升，而正向端的基準(zhǔn)電壓以更快的斜率升高并穩(wěn)定在VREF，如圖4所示。因此，在t1～t2這段時(shí)間內(nèi)比較器的輸出V2為高電平，直到采樣電壓上升到VREF才翻轉(zhuǎn)為低電平。比較器輸出發(fā)生翻轉(zhuǎn)時(shí)供電電壓所達(dá)到的值為起拉電壓。為保證系統(tǒng)的正常復(fù)位，將起拉電壓設(shè)置為0.833 VDD，因此有式（1）成立：

本文VDD取3.3V，因此起拉電壓0.833VDD為2.75V。根據(jù)式（1）設(shè)置電路參數(shù)，VREF取1.25 V，為減小靜態(tài)功耗，R1和R2取值較大，分別為131.4 kΩ和109.5 kΩ。

本文同時(shí)使用基于RC延時(shí)和基于電平檢測的上電復(fù)位模塊，并對二者的輸出V1和V2進(jìn)行或操作，即復(fù)位信號疊加在一起?？焖偕想姇r(shí)，由于供電電壓可能先于基準(zhǔn)電壓VREF升起來，V2一直為低電平，此時(shí)復(fù)位信號來自V1，起拉電壓能夠達(dá)到VDD。緩慢上電時(shí)，由于上電時(shí)間大于RC延時(shí)模塊的時(shí)間常數(shù)，V1為低矮的信號，此時(shí)復(fù)位信號來自V2，起拉電壓能夠達(dá)到0.833 VDD。延遲整形模塊對疊加后的復(fù)位信號進(jìn)行毛刺處理和波形整理，最終輸出干凈陡峭的復(fù)位信號VPOR。

圖4 電平檢測模塊的工作原理

3 仿真和測試結(jié)果

在Cadence環(huán)境下，采用TSMC 0.18 μm Flash工藝設(shè)計(jì)電路，并使用Hspice進(jìn)行三溫功能仿真。為了方便只截取常溫下上電時(shí)間分別為10 μs、1 ms和100 ms的仿真波形，如圖5～7所示。仿真時(shí)供電電壓從0 V直線上升到3.3 V（VDD=3.3 V）。通過對比可以看出，上電時(shí)間越長，RC延時(shí)模塊輸出的復(fù)位信號V1會變得低矮，V1對應(yīng)的起拉電壓分別為3.3 V、1.8 V和0.8 V；而電平檢測模塊輸出的復(fù)位信號V2逐漸升高，V2對應(yīng)的起拉電壓分別為1.6 V、2.75 V和2.75 V。最終輸出的復(fù)位信號VPOR是V1和V2的疊加，起拉電壓分別為3.3 V、2.75 V和2.75 V。

圖5 上電時(shí)間為10 μs的仿真波形（T=25℃）

圖6 上電時(shí)間為1 ms的仿真波形（T=25℃）

圖7上電時(shí)間為100 ms的仿真波形（T=25℃）

圖8 和圖9所示的是電路常溫測試結(jié)果的截圖。兩圖中，居上的波形為供電電壓，居下的波形為輸出復(fù)位信號VPOR?？梢钥闯觯趫D8中當(dāng)上電時(shí)間為幾個(gè)微秒時(shí)，復(fù)位信號能夠迅速上升到3.3 V；在圖9中當(dāng)上電時(shí)間為幾個(gè)毫秒時(shí)，復(fù)位信號可以達(dá)到2.75 V。

圖8 上電時(shí)間在微秒級的測試結(jié)果（T=25℃）

圖9 上電時(shí)間在毫秒級的測試結(jié)果（T=25℃）

通過三溫測試，結(jié)果表明在電源微秒級上電時(shí)間時(shí)，該電路提供的復(fù)位信號的電壓能夠達(dá)到電源電壓3.3 V；在電源毫秒級上電時(shí)間時(shí)，該電路提供的復(fù)位信號的電壓能夠達(dá)到2.75 V，測試值跟仿真值一致，達(dá)到了設(shè)計(jì)的要求。該電路與文獻(xiàn)[4]、[5]提到的電路相比，在支持電源上電時(shí)間上有著明顯的優(yōu)勢，如表1所示。

表1 性能對比

4 結(jié)束語

本文提出一種寬范圍上電時(shí)間的上電復(fù)位電路，解決了傳統(tǒng)電路在緩慢上電時(shí)起拉電壓低矮的問題。Hspice仿真結(jié)果顯示，針對不同的上電時(shí)間，該電路能夠輸出有效的復(fù)位信號。對電路的測試結(jié)果表明，當(dāng)上電時(shí)間在微秒級時(shí)，起拉電壓為3.3 V；當(dāng)上電時(shí)間在毫秒級時(shí)，起拉電壓達(dá)到2.75 V。

[1]張俊安,陳良,楊毓軍,等.一種基于0.18 μm CMOS工藝的上電復(fù)位電路[J].微電子學(xué),2012,42(2):238-241.

[2]彭偉娣,張文杰,謝亮,等.一種嵌入式上電復(fù)位電路的設(shè)計(jì)與芯片實(shí)現(xiàn)[J].固體電子學(xué)研究與進(jìn)展,2013,33(2):179-182.

[3]高明倫,張紅莉,徐諾.一種基于比較器的新型片內(nèi)上電復(fù)位電路的實(shí)現(xiàn)[J].中國集成電路,2004,63(8):31-35.

[4]Analog Devices Inc.Powersupply monitor with reset [EB/OL].http://www.Analog.com,1995.

[5]LE H B,LEE S G.A long reset-time power-on reset circuit with brown-out detection capability[J].IEEE Trans Circ& Syst II:Express Briefs,2011,58(11):778-782.

Design of Power-On Reset Circuit Supporting Wide-Range Power-On Time

CAO Zhengzhou1,QIAN Dongliang2,XIE Wenhu1,WU Qi2
（1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China; 2.East Technologies,Inc.,Wuxi 214072,China）

In order to solve the problem of low pull up voltage due to slow start in traditional power-on reset circuit,a power-on reset circuit supporting a wide range of power on time is proposed.It's composed of two different modules based on RC delay and voltage detection.The former provides VDDof pull up voltage at fast power on,the latter provides 0.833VDDof pull up voltage at slow power on.The proposed circuit is fabricated in TSMC 0.18 μm Flash process.Three temperature test results show that the pull up voltage is 3.3 V and 2.75 V when the power on time isrespectively atthe levelof μsand mswhen VDDis3.3 V.

power on reset;pullup voltage;RCdelay;voltage detection

TN432

A

1681-1070（2017）07-0028-03

曹正州（1982—），男，江蘇鹽城人，蘇州大學(xué)微電子學(xué)本科畢業(yè)，現(xiàn)在中國電科第58所從事FPGA芯片設(shè)計(jì)工作。

2017-3-8