EDA技術(shù)數(shù)字電子技術(shù)的應(yīng)用

摘 要隨著電子技術(shù)的不斷發(fā)展，數(shù)字電子試驗(yàn)的發(fā)展趨勢(shì)使得EDA技術(shù)引入成為必要，也是數(shù)字電子技術(shù)實(shí)驗(yàn)的重要環(huán)節(jié)，傳統(tǒng)的數(shù)字電子技術(shù)實(shí)驗(yàn)不再滿(mǎn)足時(shí)代發(fā)展的需要。本文通過(guò)對(duì)EDA技術(shù)和數(shù)字電子技術(shù)的概述，分析了在數(shù)字電子實(shí)驗(yàn)中EDA技術(shù)應(yīng)用的必要性，并對(duì)EDA技術(shù)的設(shè)計(jì)流程進(jìn)行了詳細(xì)的介紹。旨在為EDA技術(shù)數(shù)字電子技術(shù)的試驗(yàn)提供參考依據(jù)。

【關(guān)鍵詞】EDA技術(shù) 數(shù)字電子技術(shù) 應(yīng)用

隨著計(jì)算機(jī)技術(shù)的發(fā)展，在高職院校中關(guān)于電子類(lèi)信息專(zhuān)業(yè)的教學(xué)數(shù)字電子技術(shù)實(shí)驗(yàn)的地位凸顯。隨著電子技術(shù)的發(fā)展，高校數(shù)字電子技術(shù)實(shí)驗(yàn)也發(fā)生了變化，在面對(duì)全新的機(jī)遇與挑戰(zhàn)的背景下，高校對(duì)數(shù)字電子技術(shù)實(shí)驗(yàn)的教學(xué)方式進(jìn)行創(chuàng)新，為EDA技術(shù)的應(yīng)用創(chuàng)造了條件，同時(shí)，進(jìn)行電子設(shè)計(jì)自動(dòng)化的探究中EDA技術(shù)的應(yīng)用，極大地提高了學(xué)員實(shí)踐、創(chuàng)新及應(yīng)用等綜合能力。

1 EDA技術(shù)與數(shù)字電子技術(shù)

1.1 EDA技術(shù)概述

EDA技術(shù)是計(jì)算機(jī)輔助測(cè)試（CAT）、計(jì)算機(jī)輔助制造（CAM）、信息技術(shù)以及計(jì)算機(jī)技術(shù)發(fā)展的產(chǎn)物，具有較高的綜合性。同時(shí)，也是電子應(yīng)用和設(shè)計(jì)技術(shù)發(fā)展的方向。計(jì)算機(jī)軟件是EAD得以實(shí)現(xiàn)實(shí)驗(yàn)教學(xué)的媒介，通過(guò)借助計(jì)算機(jī)實(shí)現(xiàn)對(duì)高級(jí)語(yǔ)言的描述，并結(jié)合相關(guān)技術(shù)使得電子技術(shù)課程的實(shí)驗(yàn)逐步實(shí)現(xiàn)自動(dòng)化，是電子設(shè)計(jì)技術(shù)的新的發(fā)展。

1.2 數(shù)字電子技術(shù)概述

數(shù)字電子技術(shù)是應(yīng)用較為廣泛的電子技術(shù)，作為電子模塊和元器件的重要組成部分，電子技術(shù)包括了數(shù)字電子以及模擬電子技術(shù)。早期由于模擬電子技術(shù)低成本、低技術(shù)要求等優(yōu)勢(shì)得到廣泛應(yīng)用。近年來(lái)，隨著經(jīng)濟(jì)水平和科技水平的不斷發(fā)展，數(shù)字電子技術(shù)逐漸興起，其核心為抽樣定理。

2 數(shù)字電子技術(shù)中EDA技術(shù)的應(yīng)用

2.1 引入EDA技術(shù)的優(yōu)勢(shì)

在數(shù)字電子技術(shù)試驗(yàn)中引入EDA技術(shù)，具有顯著的優(yōu)勢(shì)，主要體現(xiàn)在：提升學(xué)生實(shí)踐能力、彌補(bǔ)試驗(yàn)的客觀缺陷、提升試驗(yàn)可靠性以及提升實(shí)驗(yàn)的效率。EDA技術(shù)的應(yīng)用，使得學(xué)生可以進(jìn)行自主設(shè)計(jì)和開(kāi)發(fā)的綜合性實(shí)驗(yàn)，在不斷實(shí)踐中提升自己的綜合實(shí)力；數(shù)字電子技術(shù)的客觀缺陷體現(xiàn)在固有的缺陷和較高的費(fèi)用兩個(gè)方面，數(shù)字電子技術(shù)的技術(shù)性較強(qiáng)，且成套的、齊全的實(shí)驗(yàn)設(shè)備需要大筆經(jīng)費(fèi)支撐，使得部分實(shí)驗(yàn)的開(kāi)展受到限制，EDA仿真技術(shù)的應(yīng)用，可以通過(guò)計(jì)算機(jī)進(jìn)行模擬實(shí)驗(yàn)，最終獲得的數(shù)據(jù)與真實(shí)數(shù)據(jù)較為接近；EDA仿真技術(shù)在實(shí)驗(yàn)教學(xué)中的應(yīng)用，同時(shí)也能將電路設(shè)計(jì)的不合理處直觀的反映出來(lái)，并利用仿真技術(shù)得以解決，以此提升實(shí)驗(yàn)的可靠性。

2.2 EDA技術(shù)在數(shù)字電子技術(shù)中的應(yīng)用

數(shù)字電子技術(shù)在不斷的發(fā)展中引入了計(jì)算機(jī)技術(shù)， 數(shù)字電子技術(shù)和EDA技術(shù)在計(jì)算機(jī)技術(shù)發(fā)展的過(guò)程中得以結(jié)合，形成了兩者相結(jié)合的綜合性應(yīng)用。從軟件開(kāi)發(fā)和技術(shù)開(kāi)發(fā)方面來(lái)說(shuō)，在數(shù)字電子實(shí)驗(yàn)中，以計(jì)算機(jī)為平臺(tái)進(jìn)行空間模擬和實(shí)驗(yàn)操作，在促進(jìn)兩者結(jié)合的同時(shí)促進(jìn)了電子數(shù)字技術(shù)的發(fā)展；以計(jì)算機(jī)為平臺(tái)，EDA技術(shù)綜合了輔助制造、測(cè)試以及開(kāi)放等多種功能，從EDA的技術(shù)層面來(lái)看，應(yīng)用接口較多，功能強(qiáng)大，計(jì)算機(jī)為EDA技術(shù)的主導(dǎo)，數(shù)字電子技術(shù)可以脫離計(jì)算機(jī)進(jìn)行單獨(dú)的模塊設(shè)計(jì)，利用計(jì)算機(jī)平臺(tái)進(jìn)行綜合性的應(yīng)用，在促進(jìn)EDA技術(shù)發(fā)展的同時(shí)，拓寬了數(shù)字電子技術(shù)的發(fā)展空間。

3 EDA技術(shù)的設(shè)計(jì)流程

3.1 設(shè)計(jì)輸入

每個(gè)設(shè)計(jì)的項(xiàng)目都存在單個(gè)或者多個(gè)源文件，例如混合輸入文件、VHDL文本、原理圖文件等，從圖形的輸入來(lái)說(shuō)，一般有原理圖輸入、波形圖輸入和狀態(tài)圖輸入。其中具有通用性、有效性的最基本的輸入法為HDL輸入設(shè)計(jì)。

3.2 綜合

綜合即為將硬件可執(zhí)行性和VHDL軟件設(shè)計(jì)利用EDA軟件系統(tǒng)中的綜合器進(jìn)行銜接，作為將軟件改變?yōu)橛布娐返闹饕椒?，能夠有效的將源文件進(jìn)行綜合，通過(guò)EDA軟件系統(tǒng)中的綜合器，硬件和軟件設(shè)計(jì)能夠?qū)崿F(xiàn)相互映射；綜合器的調(diào)試大多針對(duì)某類(lèi)FPGA/CPLD供應(yīng)商的產(chǎn)品進(jìn)行，從最終綜合的結(jié)果來(lái)看，具有硬件可實(shí)現(xiàn)性；同時(shí)EDA技術(shù)能夠?qū)崿F(xiàn)邏輯的優(yōu)化及綜合，可以使得門(mén)級(jí)電路和邏輯電路圖之間的自動(dòng)轉(zhuǎn)換，并生成各種報(bào)表、時(shí)序分析文件以及網(wǎng)表文件，并對(duì)文件按照順序進(jìn)行分析。

3.3 適配

適配環(huán)節(jié)也稱(chēng)作布線布局，適配器也稱(chēng)結(jié)構(gòu)綜合器。適配的功能主要是在綜合器產(chǎn)生網(wǎng)表文件后，在指定的目標(biāo)器件中進(jìn)行網(wǎng)表文件的配置，產(chǎn)生最終的例如Jam、JEDEC等格式的下載文件，器件的構(gòu)造和最終適配對(duì)象的對(duì)應(yīng)十分重要。在此過(guò)程中包含了邏輯優(yōu)化、布局布線、底層器件配置以及邏輯分割等操作；通過(guò)將網(wǎng)表文件的有機(jī)統(tǒng)一，實(shí)現(xiàn)邏輯映射，可以達(dá)到對(duì)布局的分類(lèi)、邏輯的升級(jí)以及底層硬件的配置的目的，最后通過(guò)對(duì)時(shí)序的仿真，形成上述各格式的文件。

3.4 仿真

編程軟件下載后，借助EDA軟件對(duì)適配的結(jié)果進(jìn)行分析，并利用時(shí)序?qū)m配后的文件進(jìn)行仿真，對(duì)器件在運(yùn)行過(guò)程中存在的問(wèn)題進(jìn)行直觀的反映，根據(jù)各類(lèi)器件的不同性質(zhì)，不斷提升器件的精度；一般時(shí)序仿真中的文件多為器件在運(yùn)行過(guò)程中延遲的；另一只種則為功能仿真，通過(guò)對(duì)電子電路邏輯功能進(jìn)行相應(yīng)的模擬和測(cè)試，對(duì)器件的功能進(jìn)行分析和評(píng)價(jià)，以此來(lái)分析器件的性能特征以及硬件的優(yōu)點(diǎn)，其主要特點(diǎn)為電路在理想環(huán)境下設(shè)計(jì)構(gòu)想和行為的一致性，且仿真一般在RTL層進(jìn)行。

3.5 編程下載

通過(guò) Byteblaster載電纜線將仿真后后適配器形成的下載文件用CPLD/FPGA器件進(jìn)行維護(hù)，達(dá)到對(duì)硬件的檢驗(yàn)和調(diào)試的目的，最終實(shí)現(xiàn)對(duì)硬件系統(tǒng)測(cè)試的統(tǒng)一，而后對(duì)硬件中CPLD進(jìn)行分析并進(jìn)行錯(cuò)誤的修正，在此過(guò)程中，需保障設(shè)計(jì)項(xiàng)目的終極驗(yàn)證與目標(biāo)系統(tǒng)實(shí)際運(yùn)行的狀況之間相符，逐步實(shí)現(xiàn)設(shè)計(jì)的創(chuàng)新和優(yōu)化。

3.6 硬件測(cè)試

對(duì)硬件進(jìn)行測(cè)試的目的主要是進(jìn)一步排除系統(tǒng)錯(cuò)誤的可能性，進(jìn)行設(shè)計(jì)的優(yōu)化。通過(guò)硬件的測(cè)試，對(duì)設(shè)計(jì)系統(tǒng)的運(yùn)行狀況和設(shè)計(jì)情況進(jìn)行對(duì)比，降低錯(cuò)誤出現(xiàn)的可能性。

4 結(jié)語(yǔ)

綜上所述，EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中的應(yīng)用具有重要的意義。將EDA技術(shù)應(yīng)用到數(shù)字電子技術(shù)教學(xué)中，能夠在提升實(shí)驗(yàn)的可靠性、效率的同時(shí)促進(jìn)學(xué)員實(shí)踐、創(chuàng)新能力的提升，促進(jìn)數(shù)字電子技術(shù)的可持續(xù)發(fā)展。

參考文獻(xiàn)

[1]辛元芳.理論聯(lián)系實(shí)際的原則在數(shù)字電子技術(shù)課程中的應(yīng)用[J].科技信息，2013（36）.

[2]歐書(shū)琴，陳軍.《數(shù)字電子技術(shù)基礎(chǔ)》課程的教學(xué)方法探討[J].科協(xié)論壇（下半月），2013（12）.

作者簡(jiǎn)介

童永通（1976-），男，浙江省龍游縣人。大學(xué)本科學(xué)歷?，F(xiàn)為浙江商貿(mào)學(xué)校講師。主要研究方向?yàn)槁殬I(yè)教育。

作者單位

浙江商貿(mào)學(xué)校 浙江省金華市 321000