大規(guī)模集成電路測(cè)試程序開發(fā)技術(shù)及流程應(yīng)用

章慧彬，朱 江

（中國電子科技集團(tuán)公司第 58 研究所，江蘇 無錫 214035）

大規(guī)模集成電路測(cè)試程序開發(fā)技術(shù)及流程應(yīng)用

章慧彬，朱 江

（中國電子科技集團(tuán)公司第 58 研究所，江蘇 無錫 214035）

集成電路測(cè)試就是對(duì)集成電路進(jìn)行好壞的判斷，通過測(cè)量對(duì)集成電路的輸出響應(yīng)和預(yù)期輸出進(jìn)行比較，以確定或評(píng)估集成電路功能和性能的過程。而基于ATE開發(fā)完整、穩(wěn)定、可靠的測(cè)試程序，是實(shí)現(xiàn)對(duì)大規(guī)模集成電路自動(dòng)化快速在線檢測(cè)最通用、最有效的手段，因此集成電路測(cè)試程序開發(fā)技術(shù)就顯得非常重要。

集成電路測(cè)試程序；ATE；參數(shù)測(cè)試；功能測(cè)試

1 引言

集成電路測(cè)試就是對(duì)集成電路進(jìn)行檢測(cè)，通過測(cè)量集成電路的輸出響應(yīng)和預(yù)期輸出并進(jìn)行比較以確定或評(píng)估集成電路功能和性能的過程。測(cè)試作為集成電路產(chǎn)業(yè)鏈中的一環(huán)，是集成電路產(chǎn)品驗(yàn)證出廠的關(guān)鍵，也是集成電路產(chǎn)業(yè)的核心技術(shù)和重點(diǎn)保障。

集成電路測(cè)試是半導(dǎo)體行業(yè)唯一貫穿設(shè)計(jì)、制造、封裝、應(yīng)用全過程的重要部分，見圖1。

圖1 測(cè)試在集成電路全過程中的作用

測(cè)試的目的是對(duì)設(shè)計(jì)加工制造出來的產(chǎn)品進(jìn)行質(zhì)量評(píng)判。測(cè)試電路的一般過程如下：

(1)建立描述電路“好”或“壞”的模型；

(2)設(shè)計(jì)出能檢驗(yàn)電路“好”或“壞”的測(cè)試數(shù)據(jù)；

(3)把設(shè)計(jì)好的數(shù)據(jù)加在被檢測(cè)的電路上；

(4)觀察被檢測(cè)電路輸出結(jié)果；

(5)分析與理想的結(jié)果是否一致。

圖2 測(cè)試過程

測(cè)試的作用主要有兩個(gè)：一是檢測(cè)產(chǎn)品是“好”還是“壞”，二是檢測(cè)引起產(chǎn)品“壞”的具體原因，即進(jìn)行故障定位。兩者在測(cè)試中是不可分割的。在進(jìn)行故障定位時(shí)首先要檢查測(cè)試過程、測(cè)試環(huán)境是否正確，然后再考慮加工、設(shè)計(jì)或其他因素。測(cè)試的準(zhǔn)確性和有效性在產(chǎn)品質(zhì)量保證中擔(dān)當(dāng)了重要的角色。測(cè)試從質(zhì)量方面來講就是以最低的成本滿足用戶的要求，一個(gè)完善的測(cè)試過程能在產(chǎn)品送用戶之前剔除所有壞品。

2 集成電路測(cè)試分類

集成電路測(cè)試通常有三種分類方式，即按測(cè)試目的分類、按測(cè)試內(nèi)容的分類、按器件類型的分類。根據(jù)對(duì)集成電路測(cè)試所要達(dá)到的目的可將集成電路測(cè)試分為四類，即驗(yàn)證測(cè)試、生產(chǎn)測(cè)試、驗(yàn)收測(cè)試、使用測(cè)試。按測(cè)試所涉及的內(nèi)容可分為三類，即參數(shù)測(cè)試、功能測(cè)試、機(jī)構(gòu)測(cè)試。按電路類型分類可分為數(shù)字電路測(cè)試、模擬電路測(cè)試、數(shù)?；旌想娐窚y(cè)試、存儲(chǔ)器測(cè)試、SoC 測(cè)試等。

大規(guī)模集成電路的測(cè)試程序開發(fā)技術(shù)更多地還是基于測(cè)試的目的開展的，因此下面重點(diǎn)介紹驗(yàn)證測(cè)試、生產(chǎn)測(cè)試、驗(yàn)收測(cè)試和使用測(cè)試的定義與作用。

2.1 驗(yàn)證測(cè)試

驗(yàn)證測(cè)試又稱為實(shí)驗(yàn)室測(cè)試或特性測(cè)試，在器件進(jìn)入量產(chǎn)之前驗(yàn)證 IC 功能和性能的正確性。其目的是驗(yàn)證設(shè)計(jì)是否正確，是否滿足規(guī)范中所有的要求。驗(yàn)證測(cè)試的測(cè)試項(xiàng)目非常全面，包括產(chǎn)品在高溫、常溫、低溫三溫條件下的功能測(cè)試、交流（AC）參數(shù)測(cè)試和直流（DC）參數(shù)測(cè)試，其作用是對(duì)設(shè)計(jì)進(jìn)行修正、確定器件工作的確切邊界參數(shù)以制定最終的器件數(shù)據(jù)手冊(cè)，為生產(chǎn)測(cè)試開發(fā)出合適的測(cè)試程序。

驗(yàn)證測(cè)試類似全面體檢，了解產(chǎn)品的全面性能、指標(biāo)范圍，測(cè)試內(nèi)容包括高低溫極限工作范圍、電源電壓極限工作范圍、頻率極限工作范圍、ESD 指標(biāo)、關(guān)鍵參數(shù)數(shù)據(jù)分布、良率分析等。

2.2 生產(chǎn)測(cè)試

生產(chǎn)測(cè)試又稱為批量量產(chǎn)測(cè)試，主要目的是對(duì)器件制造過程中產(chǎn)生的故障進(jìn)行測(cè)試，包括 wafer測(cè)試、封裝后成品測(cè)試（成品測(cè)試和老化測(cè)試）。生產(chǎn)測(cè)試更關(guān)注測(cè)試成本，在保證故障覆蓋率的前提下縮短測(cè)試時(shí)間。其作用是能夠加速暴露器件的潛在失效，如先天缺陷和異常故障。量產(chǎn)測(cè)試大都基于 ATE，實(shí)現(xiàn)快速自動(dòng)化測(cè)試。

2.3 驗(yàn)收測(cè)試

驗(yàn)收測(cè)試又稱為入廠測(cè)試，目的是避免有缺陷的器件流入；在不同情況下測(cè)試內(nèi)容也不同，主要按規(guī)范測(cè)試或按用戶特定要求測(cè)試。

2.4 使用測(cè)試

對(duì)器件在使用期間進(jìn)行測(cè)試，包括對(duì)器件進(jìn)行各類可靠性試驗(yàn)后的評(píng)價(jià)測(cè)試、系統(tǒng)使用過程出現(xiàn)故障時(shí)進(jìn)行故障芯片檢測(cè)和定位所進(jìn)行的測(cè)試等。

3 集成電路測(cè)試全流程

集成電路測(cè)試并不是等到產(chǎn)品研制出來才開始的，測(cè)試工作從產(chǎn)品的立項(xiàng)階段實(shí)際上就必須開始了。產(chǎn)品立項(xiàng)時(shí)必須對(duì)產(chǎn)品的可測(cè)試性進(jìn)行評(píng)審，一款復(fù)雜的大規(guī)模集成電路沒有檢測(cè)手段，就無法評(píng)價(jià)產(chǎn)品是否符合要求。目前立項(xiàng)階段進(jìn)行測(cè)試可實(shí)現(xiàn)性的評(píng)審越來越被重視了，核高基等重大專項(xiàng)項(xiàng)目都必須提供測(cè)試可實(shí)現(xiàn)性評(píng)估報(bào)告；在項(xiàng)目設(shè)計(jì)階段要考慮可測(cè)性設(shè)計(jì)、故障覆蓋率測(cè)試和輸出測(cè)試接口文件（見表1）；到了測(cè)試階段實(shí)際上就是實(shí)施對(duì)產(chǎn)品的測(cè)試。

圖3 集成電路測(cè)試基本流程

表1 設(shè)計(jì)輸出的測(cè)試接口文件

4 集成電路測(cè)試程序開發(fā)

集成電路測(cè)試程序開發(fā)主要包括測(cè)試方案論證、測(cè)試接口板設(shè)計(jì)制作、測(cè)試程序調(diào)試、測(cè)試數(shù)據(jù)采集、測(cè)試結(jié)果的分析驗(yàn)證等。圖4是完整的測(cè)試程序開發(fā)流程。

4.1 測(cè)試方案的論證

在項(xiàng)目研制過程中，測(cè)試工程師應(yīng)及時(shí)查閱技術(shù)協(xié)議書、合同、國外產(chǎn)品使用手冊(cè)、用戶提供的產(chǎn)品設(shè)計(jì)規(guī)范等資料，了解電路功能、參數(shù)技術(shù)指標(biāo)等，對(duì)電路測(cè)試提出自己的建議，確定測(cè)試的實(shí)現(xiàn)方式、提交完整的測(cè)試方案報(bào)告供項(xiàng)目團(tuán)隊(duì)和專家進(jìn)行評(píng)審；測(cè)試方案論證報(bào)告包括測(cè)試系統(tǒng)選型、測(cè)試指標(biāo)的實(shí)現(xiàn)方式、是否需要外掛儀器儀表、是否需要自制測(cè)量設(shè)備、擬采取的測(cè)試接口板設(shè)計(jì)方案、功能測(cè)試覆蓋率的評(píng)估、測(cè)試存在的風(fēng)險(xiǎn)評(píng)估、測(cè)試程序開發(fā)周期等。

圖4 測(cè)試程序開發(fā)流程

4.2 測(cè)試接口板的設(shè)計(jì)

測(cè)試接口板是一個(gè)特定的測(cè)試裝置，是實(shí)現(xiàn)被測(cè)電路與 ATE 之間的連接橋梁。一臺(tái)大規(guī)模數(shù)?；旌霞呻娐窚y(cè)試系統(tǒng)（ATE）可支持不同種類電路的測(cè)試需求，如 SoC、AD、DA、總線接口、DSP、CPU、FPGA 等，這些電路的封裝形式也各不相同，有 BGA、QFP、LCC、DIP 等，測(cè)試所需要的測(cè)試系統(tǒng)資源也不同，因此針對(duì)每一款電路要設(shè)計(jì)專用的測(cè)試接口板。

測(cè)試接口板分支持FT測(cè)試用的成品測(cè)試接口板和支持 wafer測(cè)試的探針卡板。

測(cè)試接口板設(shè)計(jì)的關(guān)鍵是確保信號(hào)的完整性，采用 的 設(shè) 計(jì) 軟 件 主 要 有 protel99se 和 Altium designer summer09。

在測(cè)試方案論證報(bào)告評(píng)審?fù)ㄟ^后，測(cè)試工程開始設(shè)計(jì)測(cè)試接口板。測(cè)試接口板設(shè)計(jì)的輸入文件有：

·電路的 PAD 坐標(biāo)和管腳定義說明（用于探針卡設(shè)計(jì)制作）；

·電路的封裝形式說明和管腳定義說明文件；

·測(cè)試插座的尺寸說明文件；

·電路的測(cè)試指標(biāo)說明文件；

·電路測(cè)試要求說明文件和測(cè)試原理圖；

·選用的ATE資源分布說明文件。

測(cè)試工程師完成測(cè)試接口板設(shè)計(jì)后提交項(xiàng)目團(tuán)隊(duì)和專家組評(píng)審，評(píng)審?fù)ㄟ^后發(fā)出加工制作。

圖5 成品測(cè)試接口板

圖6 探針測(cè)試接口板

4.3 測(cè)試程序的調(diào)試

測(cè)試工程師接收到測(cè)試接口板后，首先進(jìn)行測(cè)試接口板的插座、接插件、外圍元器件焊接，檢查無誤后，開始上ATE進(jìn)行電路的測(cè)試程序調(diào)試。

程序調(diào)試包括接觸測(cè)試、功能測(cè)試、DC 參數(shù)測(cè)試和AC參數(shù)測(cè)試。

4.3.1 接觸測(cè)試

接觸測(cè)試主要用于檢查測(cè)試接口板與 ATE 之間是否連接正常，以確保來自 ATE 的測(cè)試信號(hào)資源能正確引入到被測(cè)電路的信號(hào)管腳上。

4.3.2 功能測(cè)試

功能測(cè)試就是驗(yàn)證電路是否完成了所要實(shí)現(xiàn)的邏輯功能。在功能測(cè)試過程中，向被測(cè)器件輸入管腳輸入規(guī)定的電平、邏輯、格式和時(shí)序要求，同時(shí)檢測(cè)輸出管腳信號(hào)電平，與期望輸出電平進(jìn)行比較，如果與期望輸出一致則判為 PASS，否則為 FAIL。在功能測(cè)試前，要設(shè)置測(cè)試條件，如電源電壓 VDD、信號(hào)輸入電平 VIH、VIL，輸出比較電平、測(cè)試頻率 f、輸入信號(hào)的時(shí)序、輸入信號(hào)圖形格式、輸出采樣點(diǎn)等。功能測(cè)試主要包括 SCAN 測(cè)試、BIST 測(cè)試、邏輯組合測(cè)試、結(jié)構(gòu)測(cè)試等。集成電路正朝著高性能的方向發(fā)展，電路的功能越來越復(fù)雜，突破內(nèi)建測(cè)試、并發(fā)測(cè)試、壓縮測(cè)試、互連資源測(cè)試、低功耗測(cè)試與控制等關(guān)鍵技術(shù)是功能測(cè)試面臨的新挑戰(zhàn)。功能測(cè)試中有一個(gè)很重要的因數(shù)就是測(cè)試向量，是指加載到被測(cè)電路的輸入信號(hào)和預(yù)期輸出的信號(hào)。測(cè)試向量來源主要有兩個(gè)渠道，簡(jiǎn)單邏輯電路由測(cè)試工程師按被測(cè)電路的邏輯功能自主生成，復(fù)雜電路主要由設(shè)計(jì)仿真提取出來。

圖7 為測(cè)試向量文件，格式 0、1 表示輸入信號(hào)，H、L 表示預(yù)期的輸出信號(hào)，XX 表示不關(guān)心狀態(tài)。

4.3.3 參數(shù)測(cè)試

直 流 參 數(shù) 測(cè) 試主要 包括 IDD/IA、IIH、IIL、IOZ 、VOH、VOL、VIH、VIL，交 流 參 數(shù)測(cè)試主要 包 括 tD、tSU、tH、tW、tR、tH。

(1)電源消耗(IDDQ，IA)

該項(xiàng)測(cè)試決定電路的電源消耗規(guī)格，也就是電源管腳在規(guī)定的電壓條件下的最大電流消耗。電源消耗測(cè)試可分為靜態(tài)電源消耗測(cè)試和動(dòng)態(tài)電源消耗測(cè)試。靜態(tài)電源消耗測(cè)試決定器件在空閑狀態(tài)時(shí)最大的電源消耗，而動(dòng)態(tài)電源消耗測(cè)試決定器件工作時(shí)的最大電源消耗。

圖7 測(cè)試向量文件

(2)漏電流測(cè)試(IlL，IIH，IOZ)

理想條件下可以認(rèn)為輸入及三態(tài)輸出管腳和地之間是開路的。但實(shí)際上它們之間為高電阻狀態(tài)。它們之間的最大電流就稱為漏電流，或分別稱為輸入漏電流和輸出三態(tài)漏電流。漏電流一般是由于器件內(nèi)部和輸入管腳之間的絕緣氧化膜在生產(chǎn)過程中太薄引起的，形成一種類似于短路的情形，導(dǎo)致電流通過。三態(tài)輸出漏電流 IOZ 是當(dāng)管腳狀態(tài)為輸出高阻狀態(tài)時(shí)，在輸出管腳使用 VCC(VDD)或 GND(VSS)驅(qū)動(dòng)時(shí)測(cè)量得到的電流。三態(tài)輸出漏電流的測(cè)試和輸入漏電流測(cè)試類似，不同的是待測(cè)器件必須被設(shè)置為三態(tài)輸出狀態(tài)。

(3)輸出驅(qū)動(dòng)電流測(cè)試(VOL，VOH，IOL，IOH)

輸出驅(qū)動(dòng)電流測(cè)試保證器件能在一定的電流負(fù)載下保持預(yù)定的輸出電平。IOL 和 IOH 規(guī)格用來保證器件在允許的噪聲條件下所能驅(qū)動(dòng)的多個(gè)器件輸入管腳的能力。

(4)轉(zhuǎn)換電平測(cè)試(VIL，VIH)

轉(zhuǎn)換電平測(cè)試用來決定器件工作時(shí) VIL 和 VIH的實(shí)際值 (VIL 是器件輸入管腳從高變換到低狀態(tài)時(shí)所需的最大電壓值，VIH 是輸入管腳從低變換到高時(shí)所需的最小電壓值)。這些參數(shù)通常是通過反復(fù)運(yùn)行常用的功能測(cè)試，同時(shí)升高(VIL)或降低(VIH)輸入電壓值來決定的。那個(gè)導(dǎo)致功能測(cè)試失效的臨界電壓值就是轉(zhuǎn)換電平。這一參數(shù)加上保險(xiǎn)量就是 VIL 或 VIH 規(guī)格。保險(xiǎn)量代表了器件的抗噪聲能力。

(5)交流參數(shù)測(cè)試

交流測(cè)試是測(cè)量器件晶體管轉(zhuǎn)換狀態(tài)時(shí)的時(shí)序關(guān)系，目的是保證器件在正確的時(shí)間內(nèi)發(fā)生狀態(tài)轉(zhuǎn)換。輸入端輸入指定的輸入邊沿，特定時(shí)間后在輸出端檢測(cè)預(yù)期的狀態(tài)轉(zhuǎn)換。

圖8 交流參數(shù)

4.4 測(cè)試數(shù)據(jù)的分析

數(shù)據(jù)分析有多個(gè)重要的作用，一是用于指導(dǎo)產(chǎn)品手冊(cè)中各項(xiàng)參數(shù)規(guī)范的制定，二是用于發(fā)現(xiàn)問題，三是用于產(chǎn)品生產(chǎn)過程中不同階段的測(cè)試規(guī)范制定，嚴(yán)格控制產(chǎn)品的參數(shù)波動(dòng)范圍，剔除離散性差并且偏離正態(tài)分布的異常電路。集成電路的設(shè)計(jì)和生產(chǎn)過程都是復(fù)雜的，如何在各種原因和問題中發(fā)現(xiàn)已存在或者潛在的問題，控制風(fēng)險(xiǎn)、確保長期生產(chǎn)的穩(wěn)定性非常重要，采集大量的測(cè)試數(shù)據(jù)并快速進(jìn)行分析可以讓我們迅速找到問題，及時(shí)處理問題，減少損失、降低風(fēng)險(xiǎn)。 數(shù)據(jù)會(huì)說話，只有知道怎么跟數(shù)據(jù)交流，才能對(duì)電路的質(zhì)量做到心中有數(shù)，讓客戶放心使用。

5 基于ATE的測(cè)試程序開發(fā)案例

ATE 是 Automatic TestEquipment的縮寫，即集成電路（IC）自動(dòng)測(cè)試設(shè)備，可實(shí)現(xiàn)集成電路自動(dòng)化快速在線測(cè)試。目前世界主流的自動(dòng)測(cè)試設(shè)備（ATE）有泰瑞 達(dá) (TERADYNE)的 J750（EX）、UltraFlex 和 愛 德 萬(ADVANTEST) 的 V93000 等。下面介紹一款高精度ADC 基于 UltraFlex 的測(cè)試程序開發(fā)案例。

5.1 ADC 主要參數(shù)

從測(cè)試角度可以將 ADC 器件看作一個(gè)黑箱子，它僅有兩種或三種外部的輸入和數(shù)字輸出，如圖9所示。

圖9 ADC接口示意圖

模擬輸入信號(hào)：一般采用單端輸入和差分輸入兩種形式，有些器件通過配置同時(shí)支持雙端和單端應(yīng)用。差分輸入的抗干擾能力高于單端輸入，雙端應(yīng)用的性能指標(biāo)也優(yōu)于單端應(yīng)用。

數(shù)字輸出信號(hào)：一般有串行輸出和并行輸出兩種接口形式，大部分采用 CMOS 電平，但在數(shù)據(jù)傳輸速率很高時(shí)，為保證數(shù)據(jù)傳輸?shù)目煽啃?，電路?huì)采用并行LVDS差分模式來實(shí)現(xiàn)數(shù)據(jù)傳輸。

控制信號(hào)：ADC 器件的控制部分主要包括模式選擇、待機(jī)、內(nèi)外基準(zhǔn)選擇等，功能復(fù)雜的 ADC 采用 SPI等串行總線配置寄存器對(duì)電路進(jìn)行控制。

ADC的靜態(tài)參數(shù)主要包括電壓基準(zhǔn)、工作和待機(jī)電流、輸入輸出電平、積分非線性（INL）、微分非線性（DNL）、增益誤差（Gain Error）、偏移誤差(Offset Error)等；ADC 的動(dòng)態(tài)參數(shù)主要包括輸出數(shù)字信號(hào)的總諧波失真度（THD）、有效位數(shù)（ENOB）、信噪聲失真比（SNR）、無失真動(dòng)態(tài)范圍（SFDR）、互調(diào)失真（IMD）等；ADC的時(shí)間參數(shù)主要包括通訊接口時(shí)序、轉(zhuǎn)換時(shí)序和轉(zhuǎn)換建立時(shí)間等。

5.2 基于 ATE 測(cè)試的測(cè)試環(huán)境搭建

要實(shí)現(xiàn)上述靜態(tài)參數(shù)、動(dòng)態(tài)參數(shù)和開關(guān)參數(shù)的測(cè)試，需要用到 UltraFlex 相關(guān)的硬件及系統(tǒng)軟件。

硬件部分包括：

(1)UltraPin800——最高頻率能夠工作到 800Mbps，每塊 UltraPin800 的板 子 有 128 個(gè) 數(shù) 字 通 道 ，同 時(shí)UltraPin800 擁有數(shù)字信號(hào)源及抓取模塊（DSSC），能夠向被測(cè) ADC 芯片提供時(shí)鐘信號(hào)、控制信號(hào)，同時(shí)能夠抓取并存儲(chǔ)ADC轉(zhuǎn)換后的實(shí)際數(shù)據(jù)。

(2)TurboAC 模塊——能夠產(chǎn)生測(cè)試所需的模擬信號(hào)，在低頻段有 15 MHz 帶寬的任意波形發(fā)生器，同時(shí)還有獨(dú)立的連續(xù)波形發(fā)生器（帶寬 150 MHz），輸出均能設(shè)置共模直流電壓、差模直流電壓、單端或雙端輸出選擇，能夠根據(jù)要求向被測(cè)ADC芯片提供模擬信號(hào)。

(3)電源模塊——內(nèi)部有 HexVS 模塊和 DCVI模塊供電，輸出精度可達(dá)到 0.05%，能夠提供的電源電壓最高可到 30 V，最大電流可到 10 A。

(4)DSP 處理專用計(jì)算機(jī)——能夠?qū)⒋罅康臄?shù)據(jù)進(jìn)行實(shí)時(shí)處理，再將處理后的數(shù)據(jù)以 1 Gbit/s 的傳輸速率傳回測(cè)試主機(jī)。

Ultraflex 的軟件系統(tǒng)和開發(fā)環(huán)境集成在微軟的EXCEL 內(nèi)，其中軟件編程環(huán)境是微軟的 VisualBasic環(huán)境，軟件中可使用的指令完全兼容 VB 指令，當(dāng)進(jìn)行測(cè)試程序開發(fā)時(shí)，系統(tǒng)提供單步調(diào)試和硬件狀態(tài)工具（TDE）輔助調(diào)試。

圖10 ADC 硬件測(cè)試平臺(tái)原理圖

5.3 基于 ATE 的參數(shù)實(shí)測(cè)結(jié)果

ADC 測(cè)試過程中，ATE 的主要功用就是提供信號(hào)源和捕捉數(shù)據(jù)，而這兩者的選擇和考慮一般是結(jié)合在一起的。如果輸入信號(hào)頻率、周期數(shù)、采樣點(diǎn)數(shù)、采樣頻率選擇得不合適，就會(huì)出現(xiàn)頻譜泄漏的現(xiàn)象，具體現(xiàn)象如圖11所示。

圖11 存在能量泄漏的頻譜

如果用這樣的頻譜對(duì)待測(cè) ADC電路做頻譜分析就會(huì)導(dǎo)致電路的指標(biāo)非常低，甚至不合格，這樣的評(píng)價(jià)顯然是不正確的。為防止在測(cè)試中所用到的信號(hào)發(fā)生頻譜泄漏現(xiàn)象，輸入信號(hào)頻率 ft、周期數(shù) M、采樣點(diǎn)數(shù) N、采樣頻率 fs就必須滿足以下公式：

當(dāng)所選擇的輸入信號(hào)頻率、周期數(shù)、采樣點(diǎn)數(shù)和采樣頻率滿足上述關(guān)系后，就能夠保證測(cè)試機(jī)采集的數(shù)據(jù)點(diǎn)數(shù)正好是整數(shù)個(gè)信號(hào)周期，這樣采集到的數(shù)據(jù)在頻譜上就會(huì)表現(xiàn)為信號(hào)的能量非常集中，具體的頻譜表現(xiàn)如圖12所示。

圖12 無能量泄漏的頻譜

只有在獲得正確的頻譜后才能對(duì)ADC的參數(shù)進(jìn)行計(jì)算，得出的結(jié)果才能正確真實(shí)地反映待測(cè) ADC電路的性能指標(biāo)。實(shí)際測(cè)試的 INL、DNL、SNR 測(cè)試曲線如圖13、14、15 所示。

分析圖中數(shù)據(jù)，我們不難看出，這款 12位 ADC電路的 INL 指標(biāo)在 5～6 LSB，DNL 指標(biāo)小于 1 LSB，SNR=79.6 dB。

圖13 實(shí)際 INL、DNL 測(cè)試曲線

圖14 時(shí)域測(cè)試曲線

圖15 頻域測(cè)試曲線

6 總結(jié)

在集成電路研制、生產(chǎn)、應(yīng)用等各個(gè)階段都要進(jìn)行反復(fù)多次的檢測(cè)，確保產(chǎn)品質(zhì)量并研制開發(fā)出符合系統(tǒng)要求的電路，尤其對(duì)于應(yīng)用在軍工型號(hào)上的集成電路，控制質(zhì)量、保障裝備的可靠性，集成電路的檢測(cè)至關(guān)重要。編制一套完整、可靠、穩(wěn)定、滿足電路要求的測(cè)試程序是一名測(cè)試工程師必須具備的基本素質(zhì)。

測(cè)試技術(shù)作為集成電路發(fā)展的重點(diǎn)支撐技術(shù)，開展大規(guī)模集成電路測(cè)試技術(shù)研究，解決大規(guī)模集成電路測(cè)試方法，提升軍用大規(guī)模集成電路在線自動(dòng)化測(cè)試能力，推動(dòng)我國集成電路產(chǎn)業(yè)發(fā)展，是每一位集成電路測(cè)試工作者應(yīng)盡的責(zé)任。

[1]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，1997.

[2]劉寶琴.數(shù)字電路與系統(tǒng)[M].北京：清華大學(xué)出版社，1993.

[3]蔣安平，馮建華.超大規(guī)模集成電路測(cè)試[M].北京：電子工業(yè)出版社，2005.

Development of Test Program for Large Scale Integrated Circuits

ZHANG Huibin,ZHU Jiang
（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi214035,China）

IC testing is used to evaluate the quality of ICs by comparing the outputresponse and the expected. Developing a complete,stable and reliable test program based on ATE is the most common and effective method to realize the automatic testing of large scale integrated circuits.Studies on IC test program developmenttechnology are therefore necessary.

integrated circuittestprogram;ATE;parametertesting;function testing

TN407

A

1681-1070 （2017）06-0010-06

2017-3-3

章慧彬（1965—），福建龍巖人，1986 年畢業(yè)于電子科技大學(xué)，本科，研究員，現(xiàn)在中國電子科技集團(tuán)公司第五十八研究所從事集成電路測(cè)試工作。