基于P2020的嵌入式衛(wèi)星TDMA訪問(wèn)控制平臺(tái)設(shè)計(jì)

楊旭光

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

基于P2020的嵌入式衛(wèi)星TDMA訪問(wèn)控制平臺(tái)設(shè)計(jì)

楊旭光

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

針對(duì)TDMA衛(wèi)星通信系統(tǒng)通信質(zhì)量高、系統(tǒng)容量大的特點(diǎn)，設(shè)計(jì)了一種基于P2020處理器嵌入式平臺(tái)的衛(wèi)星TDMA訪問(wèn)控制平臺(tái)，對(duì)P2020處理器進(jìn)行了簡(jiǎn)要介紹，分析了嵌入式平臺(tái)的結(jié)構(gòu)組成，給出該嵌入式平臺(tái)的特點(diǎn)及設(shè)計(jì)方案，對(duì)網(wǎng)口模塊、串口模塊和處理器上電復(fù)位模塊進(jìn)行了詳細(xì)闡述，設(shè)計(jì)了網(wǎng)絡(luò)模塊的驅(qū)動(dòng)程序，對(duì)平臺(tái)進(jìn)行了工程驗(yàn)證測(cè)試，平臺(tái)可滿足大容量、多模式TDMA衛(wèi)星通信系統(tǒng)應(yīng)用的發(fā)展需要。

P2020；嵌入式；時(shí)分多址；訪問(wèn)控制

0 引言

衛(wèi)星通信以其覆蓋范圍廣、良好的廣播能力及不受各種地域條件限制等優(yōu)點(diǎn)在無(wú)線通信中發(fā)揮著重要的作用[1]。在衛(wèi)星通信領(lǐng)域，TDMA通信體制具有通信質(zhì)量高、保密較好、系統(tǒng)容量大的優(yōu)點(diǎn)，但它必須有精確定時(shí)和同步以保證終端之間的正常通信，全網(wǎng)需要進(jìn)行時(shí)間同步，各地球站之間在時(shí)間上的同步技術(shù)較復(fù)雜，實(shí)現(xiàn)比較困難[2]，技術(shù)實(shí)現(xiàn)上要求軟件及操作系統(tǒng)響應(yīng)快、實(shí)時(shí)性強(qiáng)，在硬件上要求平臺(tái)運(yùn)算能力強(qiáng)，通信接口數(shù)據(jù)傳輸速度快，數(shù)據(jù)存儲(chǔ)讀取速度快。訪問(wèn)控制單元是TDMA通信系統(tǒng)的重要組成部分，主要負(fù)責(zé)TDMA鏈路的訪問(wèn)控制、突發(fā)數(shù)據(jù)成幀、突發(fā)數(shù)據(jù)解幀和幀計(jì)劃計(jì)算等。硬件平臺(tái)要求與調(diào)制解調(diào)模塊具有高速通信接口、較強(qiáng)的數(shù)據(jù)吞吐率、較為豐富的外部接口以及較低的功耗。PowerPC是近年來(lái)通信領(lǐng)域廣泛使用的一種嵌入式微處理器，是一種RISC架構(gòu)的CPU[3]，具有優(yōu)異的性能、較低的能耗、較低的散熱量，以及伸縮性好、方便靈活等優(yōu)點(diǎn)，選用合適的PowerPC系統(tǒng)可以滿足TDMA訪問(wèn)控制單元對(duì)硬件平臺(tái)的要求。

1 平臺(tái)組成

1.1 QorIQ P2020處理器介紹

PowerPC作為主流通用處理器之一，其運(yùn)算性能和綜合性能在高端服務(wù)器以及蘋果G系列圖形工作站等方面已得到體現(xiàn)[4]。目前主流處理器多采用多核設(shè)計(jì)，區(qū)別于單核芯片，多核芯片內(nèi)部集成了2個(gè)或2個(gè)以上的核心，多核體系結(jié)構(gòu)化解了單核平臺(tái)上存在的性能瓶頸，在多核平臺(tái)中，由于各線程都是在相互獨(dú)立的執(zhí)行核上并行運(yùn)行的，因此各線程根本無(wú)需為得到某種資源而掛起[5]，結(jié)合操作系統(tǒng)的支持，相對(duì)單核心可以帶來(lái)不錯(cuò)的性能提升。

嵌入式處理器是嵌入式系統(tǒng)的核心，具有功耗低、穩(wěn)定性好、環(huán)境適應(yīng)性強(qiáng)的優(yōu)點(diǎn)。本設(shè)計(jì)使用的P2020處理器是由FreeScale公司出品的雙核嵌入式處理器，內(nèi)部集成了2個(gè)e500v2內(nèi)核，主頻最高支持1.2 GHz，內(nèi)置512 KB L2Cache，支持32/64-bit DDR2/DDR3，支持ECC，具有3個(gè)10/100/1000以太網(wǎng)接口、3路高速PCIe接口、2個(gè)UART接口、2個(gè)I2C接口，還具有Enhanced local bus(eLBC)總線和16個(gè)GPIO引腳[6]。

1.2 平臺(tái)的結(jié)構(gòu)

基于P2020嵌入式處理器的衛(wèi)星TDMA訪問(wèn)控制平臺(tái)的設(shè)計(jì)框圖主要包括內(nèi)存模塊、Flash存儲(chǔ)模塊、千兆以太網(wǎng)接口模塊、PCIe 接口模塊(含擴(kuò)展存儲(chǔ)模塊)、串行模塊、CPLD控制模塊，框圖如圖1所示。

圖1 基于P2020嵌入式處理器的衛(wèi)星TDMA訪問(wèn)控制平臺(tái)設(shè)計(jì)框圖

基于P2020嵌入式處理器的衛(wèi)星TDMA訪問(wèn)控制平臺(tái)，對(duì)外提供千兆以太網(wǎng)業(yè)務(wù)口，以及與外部信道模塊交互的千兆以太網(wǎng)接口。通過(guò)業(yè)務(wù)口收發(fā)IP業(yè)務(wù)數(shù)據(jù)，通過(guò)與外部信道模塊的接口實(shí)現(xiàn)信道數(shù)據(jù)的收發(fā)，在平臺(tái)內(nèi)部，處理器對(duì)IP 數(shù)據(jù)進(jìn)行拆包組包運(yùn)算、幀計(jì)劃計(jì)算、TDMA成幀運(yùn)算。P2020處理器利用自身以太網(wǎng)接口多、主頻高和雙核的特點(diǎn)，滿足了TDMA訪問(wèn)控制裝置接口豐富、運(yùn)算能力強(qiáng)的需求，實(shí)現(xiàn)了數(shù)據(jù)的高速處理與通信；平臺(tái)提供了PCIe轉(zhuǎn)SATA大容量存儲(chǔ)模塊，實(shí)現(xiàn)了高速大容量高速數(shù)據(jù)存儲(chǔ)和TDMA衛(wèi)星通信程序的便利存儲(chǔ)與加載。

2 平臺(tái)詳細(xì)設(shè)計(jì)

2.1 千兆以太網(wǎng)口模塊設(shè)計(jì)

P2020處理器提供3個(gè)高速以太網(wǎng)控制器(eTSECs)，支持IEEE1588標(biāo)準(zhǔn)，支持GMII、RGMII、SGMII、R/TBI協(xié)議。

P2020處理器以太網(wǎng)控制器(eTSECs)支持1000BASE-T。1000BASE-T物理層為鄰點(diǎn)之間建立數(shù)據(jù)通道并提供比特流服務(wù)，由PCS子層以及PMA子層組成。PHY是物理接口收發(fā)器，位于OSI七層協(xié)議中的最底層物理層。物理層主要定義的是為數(shù)據(jù)傳輸?shù)奈锢礞溌穭?chuàng)建、維持以及拆除所需要的一些物理特性，為整個(gè)傳輸提供一個(gè)穩(wěn)定可靠的物理環(huán)境。數(shù)據(jù)鏈路層在物理層基礎(chǔ)上建立相鄰節(jié)點(diǎn)之間的數(shù)據(jù)鏈路，通過(guò)差錯(cuò)控制提供數(shù)據(jù)幀在信道上無(wú)差錯(cuò)地傳輸。數(shù)據(jù)鏈路層可細(xì)分為邏輯鏈路控制LLC(logical link control)子層和介質(zhì)訪問(wèn)控制MAC(media access control)子層[7-8]。MAC是媒體接入控制器，位于數(shù)據(jù)鏈路層，介于物理層與網(wǎng)絡(luò)層之間，主要功能包括幀同步、差錯(cuò)控制、流量控制及鏈路管理[9]。P2020處理器的eTSECs接口提供MAC子層的信息處理。

88E1111是一種成熟的PHY芯片，支持10/100/1000 Mbps三種速率以太網(wǎng)，為MAC提供RGMII/GMII/SGMII/MII和TBI等接口，P2020內(nèi)部集成了MAC層功能模塊，對(duì)外提供了3路與PHY互聯(lián)的GMII/RGMII接口[10]。P2020處理器通過(guò)MDC/MDIO對(duì)PHY芯片的寄存器進(jìn)行控制。將HWCFG_MODE[3:0]設(shè)置為“1011”，使PHY芯片工作在千兆R(shí)GMII coppor模式下。連接關(guān)系如圖2所示。

圖2 RGMII接口連接示意圖

在時(shí)鐘方面，88e1111需要一個(gè)外接的25 MHz時(shí)鐘為其提供鐘源，RGMII端收發(fā)時(shí)鐘使用P2020芯片的eTsec模塊提供。

88e1111與P2020的MDIO模塊連接，MDIO最多可以識(shí)別32個(gè)物理芯片，使用物理芯片之前需對(duì)其進(jìn)行配置，配置信息包括芯片地址、模式等。通過(guò)連接配置pin，對(duì)PHY芯片的CONFIG[0:5]引腳進(jìn)行硬件配置，使芯片工作在需要的狀態(tài)下，其中ANEG[3:0]配置為“1110”，使得芯片支持自動(dòng)翻轉(zhuǎn)，速率自適應(yīng)。SEL_TWSI配置為“0”，使能MDC/MDIO接口，使得P2020可以實(shí)時(shí)對(duì)PHY芯片進(jìn)行控制。

2.2 千兆網(wǎng)驅(qū)動(dòng)設(shè)計(jì)

平臺(tái)使用WindRiver公司的VxWorks6.9作為操作系統(tǒng)，使用WindRiver WorkBench3.3作為開發(fā)環(huán)境。VxBus是風(fēng)河公司從VxWorks6.2開始引入的操作系統(tǒng)驅(qū)動(dòng)程序架構(gòu)，集成了多種通用驅(qū)動(dòng)開發(fā)程序，并將驅(qū)動(dòng)的安裝配置集成到了開發(fā)環(huán)境WorkBench中。VxBus架構(gòu)將各種不同功能設(shè)備集成至同一的架構(gòu)中，驅(qū)動(dòng)的大部分配置在hwconf.c中完成。文件中有2個(gè)關(guān)鍵的數(shù)據(jù)結(jié)構(gòu)：hcfResource和hcfDevice。PLB為processor local bus的縮寫，是一種虛擬總線，VxBus架構(gòu)下設(shè)備驅(qū)動(dòng)形成一個(gè)鏈表，直接或者間接掛接在PLB上，hcfDevice是PLB上的設(shè)備列表，包括設(shè)備名、設(shè)備號(hào)、總線類型以及hcfResouce等信息[11]。具體配置方法如下：

在config.h文件中加入對(duì)VxBus以及相應(yīng)網(wǎng)口驅(qū)動(dòng)的支持，例如INCLUDE_VXBUS、INCLUDE_ETSEC_VXB_END、INCLUDE_END、INCLUDE_MII_BUS以及INCLUDE_GENERICPHY等。此外還要修改hwconf.c文件：

Const struct hcfResourcetsecVxbEnd0Resources[]=

{

{“regBase”,HCF_RES_INT,{(void*)CCSBAR+0x24000}},/*基地址寄存器地址*/

……

{“phyAddr”,HCF_RES_INT,{(void*)0x1a}},/*phy地址*/

{“miiIfUnit”,HCF_RES_INT,{(void*)0}},/*Unit號(hào)*/

}

Const struct hcfResourcemv88E1xx0Resources[]=

{

{“phyAddr”,HCF_RES_INT,{(void*)0x1a}},

……

{“nonGenericBSPMod”,HCF_RES_INT,{(void*)MV88E_CDS2020_BSP_MOD}},

}

Const struct hcfDevicehcfDeviceList[]=

{

{“motetsec”,0,VXB_BUSID_PLB,0,tsecVxbEnd0Num,tsecVxbEnd0Resources},

{“mv88e1x11phy”,0,VXB_BUSID_MII,0,mv88E1xx0Num,mv88E1xx0Resources},

……

}

VXB_INST_PARAM_OVERRIDEsysInstParamTable[]=

{

{“mv88E1x11phy”,0,“mode”,VXB_PARAM_INT32,{(void*)MV88E_MODE_RGMII}},

……

}

VxBus驅(qū)動(dòng)初始化主要在sysLib.c中完成，driverHwInit調(diào)用hardWareInterFaceInit()作為VxBus驅(qū)動(dòng)的初始化入口函數(shù)，隨后調(diào)用hardWareInterBusInit()完成VxBus驅(qū)動(dòng)初始化大部分任務(wù)。

2.3 P2020復(fù)位/上電模塊設(shè)計(jì)

CPU的上電時(shí)，需要對(duì)相關(guān)模塊進(jìn)行復(fù)位，并且時(shí)鐘遵循相關(guān)的時(shí)序要求，芯片要求具體復(fù)位順序如下：

① 按照芯片手冊(cè)指示加載電源，滿足硬件要求；

② 系統(tǒng)置位HRESET和TRST,將所有寄存器初始化到默認(rèn)值，大多數(shù)I/O被驅(qū)動(dòng)為三態(tài)(一些時(shí)鐘、時(shí)鐘使能及信號(hào)被設(shè)為有效)；

③ 系統(tǒng)應(yīng)用穩(wěn)定的SYSCLK和穩(wěn)定PLL配置輸入，設(shè)備時(shí)鐘鎖相環(huán)鎖定SYSCLK；

④ P2020使能IO驅(qū)動(dòng)；

⑤ E500核PLL配置輸入被應(yīng)用，允許e500 PLLs開始鎖定設(shè)備時(shí)鐘(CCB時(shí)鐘)；

⑥ 鎖定時(shí)鐘后，CCB時(shí)鐘循環(huán)大約50 μm后；

⑦ 內(nèi)部對(duì)e500核硬復(fù)位取消，對(duì)于PLL和其他IO模塊的軟復(fù)位取消，PLL開始鎖定；

⑧ eLBC總線根據(jù)配置項(xiàng)中的設(shè)置進(jìn)行啟動(dòng)地點(diǎn)配置；

⑨ 啟動(dòng)位置配置完畢后，READY和ASLEEP信號(hào)指示對(duì)應(yīng)狀態(tài)[12]。

啟動(dòng)時(shí)序如圖3所示。

圖3 P2020上電啟動(dòng)時(shí)序

電路設(shè)計(jì)時(shí)，需要對(duì)上電配置項(xiàng)進(jìn)行設(shè)置，統(tǒng)籌規(guī)劃整版芯片的上電復(fù)位控制順序。上電復(fù)位腳在P2020中與其他功能引腳復(fù)用，在上電復(fù)位時(shí)，引腳用于系統(tǒng)狀態(tài)配置，在上電復(fù)位完成后，引腳用作其他功能引腳用。由于一部分功能引腳配置值需要根據(jù)環(huán)境進(jìn)行配置，因此一部分功能引腳使用CPLD進(jìn)行控制，另外一些由上下拉電阻來(lái)進(jìn)行配置固化，相關(guān)配置如下所示：

Cfg_sys_pll[0:2]決定CPU的BBC對(duì)SYS_CLK的倍頻；

Cfg_ddr_pll[0:2]決定DDR的時(shí)鐘頻率；

Vcfg_core0_pll[0:2]/cfg_core1_pll[0:2]決定core0/core1對(duì)CCB倍頻；

Cfg_cpu0_boot和cfg_cpu1_boot決定復(fù)位時(shí)執(zhí)行boot的core；

Cfg_rom_loc[0:3]決定bootrom的位置。

由CPLD配置的主要是系統(tǒng)中核心頻率、DDR頻率、CCB頻率以及啟動(dòng)位置。此外，CPLD還包括FLASH等外圍電路的上電復(fù)位控制邏輯，以及外接看門狗電路的控制。P2020復(fù)位時(shí)可以從連接在LocalBus的CS0的NorFlash執(zhí)行第一條指令，從而完成系統(tǒng)的上電復(fù)位流程。

2.4 串行模塊設(shè)計(jì)

UART是一種應(yīng)用廣泛的短距離串行傳輸接口，常常用于短距離、低速低成本的通信中[13-14]。異步通信中，數(shù)據(jù)按幀傳送。幀格式中，一幀數(shù)據(jù)由一個(gè)起始位、8位數(shù)據(jù)位、奇偶校驗(yàn)位(可省略)、停止位所組成。P2020處理器集成了2個(gè)獨(dú)立的UART接口，每個(gè)UART通過(guò)CCB時(shí)鐘進(jìn)行鎖定。UART為點(diǎn)對(duì)點(diǎn)的模式，每個(gè)UART接口包括以下內(nèi)容：收發(fā)緩存器、流控端口(CTS、RTS)、用于波特率發(fā)生器的16位計(jì)數(shù)器、中斷控制邏輯器。模塊結(jié)構(gòu)如圖4所示。

圖4 UART模塊結(jié)構(gòu)示意圖

模塊提供了全雙工異步收發(fā)器，通過(guò)SIN和SOUT實(shí)現(xiàn)串行數(shù)據(jù)的收發(fā)，時(shí)鐘速率通過(guò)模塊可配置，鐘源為P2020內(nèi)部的CCB時(shí)鐘。在收發(fā)過(guò)程中，模塊通過(guò)SIN收取數(shù)據(jù)，將其轉(zhuǎn)換為并行格式，檢查開始位、停止位和校驗(yàn)位，在FIFO模式下，將開始位、停止位和校驗(yàn)位移除后，將數(shù)據(jù)放到收發(fā)緩存中，實(shí)現(xiàn)對(duì)數(shù)據(jù)的收發(fā)。本平臺(tái)中，通過(guò)外接RS232/RS485接口芯片，結(jié)合兩個(gè)UART模塊，對(duì)外提供一個(gè)RS232和一個(gè)RS485串行接口，滿足板卡對(duì)接口的設(shè)計(jì)要求。

3 平臺(tái)測(cè)試及結(jié)果

嵌入式平臺(tái)應(yīng)用于TDMA訪問(wèn)控制，應(yīng)用軟件使用Vxworks操作系統(tǒng)。測(cè)試環(huán)境貼近應(yīng)用環(huán)境，亦選用Vxworks操作系統(tǒng)。ICE2 是windriver公司出品的一款仿真器，基于WindRiver workbench OCD調(diào)試環(huán)境，可以實(shí)現(xiàn)對(duì)嵌入式板卡的在線燒寫調(diào)試等工作。板卡的bootrom文件大小為1 MB，將其放置至系統(tǒng)物理地址的最末端，使用ICE2將Vxworks的1 MB大小的Bootrom燒寫到0xfff00000至0xffffffff處。連接平臺(tái)調(diào)試串口與網(wǎng)口，串口可以正常打印Vxworks的bootline信息，配置bootline為:

boot device：配置啟動(dòng)方式。鍵入“motetsec0”，表示從eTSEC0加載，通過(guò)主機(jī)上的FTP服務(wù)器完成程序的啟動(dòng);

File name：鍵入“vxworks”，表示程序啟動(dòng)時(shí)的文件名;

Inet on ethernet(e)：鍵入IP地址，表示eTsec0的網(wǎng)址;

Host inet(h)：鍵入主機(jī)的IP地址;

User(u)：表示登錄主機(jī)FTP服務(wù)器時(shí)的用戶名。

通過(guò)網(wǎng)絡(luò)加載，可以正常加載Vxworks鏡像。

通過(guò)網(wǎng)絡(luò)分析儀對(duì)平臺(tái)的3個(gè)eTsec千兆網(wǎng)口進(jìn)行測(cè)試，通過(guò)更改PHY芯片的硬件配置字，將PHY芯片設(shè)置為環(huán)回模式。連接網(wǎng)口至網(wǎng)絡(luò)測(cè)試儀，參考RCF2544測(cè)試規(guī)范，測(cè)試包長(zhǎng)使用64 B、512 B、1 518 B等。測(cè)試次數(shù)設(shè)定為20次，不間斷壓力測(cè)試時(shí)間為24小時(shí)，經(jīng)過(guò)測(cè)試，不同包長(zhǎng)測(cè)試結(jié)果皆可達(dá)到限速1 Gbps，滿足平臺(tái)的設(shè)計(jì)要求。

TDMA通信體制要求設(shè)備能夠?qū)?shù)據(jù)收發(fā)進(jìn)行精確定時(shí)，滿足時(shí)隙運(yùn)算的要求。依托本文平臺(tái)的高速以太網(wǎng)接口，TDMA業(yè)務(wù)及控制信息能夠?qū)崿F(xiàn)在訪問(wèn)控制平臺(tái)與信道之間的高速可靠傳輸，同時(shí)提高緩存區(qū)的效率，提高TDMA幀計(jì)劃的計(jì)算速度，使得系統(tǒng)能夠高效、快速地實(shí)現(xiàn)TDMA通信。

4 結(jié)束語(yǔ)

介紹了一種基于P2020處理器的衛(wèi)星TDMA訪問(wèn)控制平臺(tái)，描述了平臺(tái)的功能和特點(diǎn)，對(duì)整個(gè)模塊的硬件計(jì)算進(jìn)行了說(shuō)明。分析了P2020處理器在TDMA訪問(wèn)控制平臺(tái)中的優(yōu)點(diǎn)，闡述了平臺(tái)的實(shí)用價(jià)值，該平臺(tái)應(yīng)用于TDMA衛(wèi)星通信終端，作為訪問(wèn)控制板卡，為終端提供了多個(gè)高速千兆以太網(wǎng)接口，以及RS232、RS485等接口，依托P2020較強(qiáng)的處理能力和較低的功耗，滿足了大容量、強(qiáng)實(shí)時(shí)性的TDMA通信終端的需求。

[1] 李冬浩,吳昊.MF-TDMA衛(wèi)星通信系統(tǒng)的IP接入設(shè)計(jì)[J].計(jì)算機(jī)與網(wǎng)絡(luò),2011,13:47-49.

[2] 王麗娜,王兵.衛(wèi)星通信系統(tǒng)(第2版)[M].北京:國(guó)防工業(yè)出版社,2014.

[3] Dipto C,Casey C.PowerPC概念體系結(jié)構(gòu)與設(shè)計(jì)[M].北京：電子工業(yè)出版社,1995.

[4] 高宇,尤祖光.PowerPC多核技術(shù)在數(shù)字信號(hào)處理中的應(yīng)用[J].無(wú)線電工程,2014,44(9):52-55.

[5] 夏航,望溢.基于多核處理器P2020的綜合數(shù)據(jù)處理模塊設(shè)計(jì)及應(yīng)用[J].航空電子技術(shù),2012,43(3)：30-35.

[6] Conductorn Inc. Freescale Semiconductor Corp.QorIQTMP2020 Communications Processor Product Brief[M].USA:Freescale Semiconductor,2009.

[7] 侯義合,張冬冬,丁雷.基于FPGA+MAC+PHY的千兆以太網(wǎng)數(shù)傳系統(tǒng)設(shè)計(jì)[J].科學(xué)技術(shù)與工程,2014,14(19):275-279.

[8] 侯義合. 基于QWIP-LED器件的紅外成像探測(cè)系統(tǒng)技術(shù)研究[D]. 上海:中國(guó)科學(xué)院研究生院(上海技術(shù)物理研究所),2014.

[9] 胡陽(yáng).基于POWERPC的嵌入式無(wú)線通信控制單元設(shè)計(jì)[D].北京：北京郵電大學(xué),2015.

[10]Marvell Semiconductor Inc.. 88E1111 Datasheet[M].USA:Marvell Semiconductor,2004.

[11]付月生,王麗.基于VxBus的驅(qū)動(dòng)程序架構(gòu)分析[J].計(jì)算技術(shù)與自動(dòng)化,2012,31(2):98-102.

[12]Conductor Inc.Freescale Semiconductor Corp.QorIQTMP2020 Integrated Processor Reference Manual[M].USA:Freescale Semiconductor,2009.

[13]蘇漪,譚潭.FPGA與DSP接口(UART)的設(shè)計(jì)實(shí)現(xiàn)與驗(yàn)證[J].無(wú)線電工程,2009,39(10):45-47.

[14]吳海明,童懷.計(jì)算機(jī)與CPLD串口通信[J].中國(guó)集成電路,2007,16(12):77-80.

Design of Embedded Platform for Access Control of Satellite TDMA Based on P2020

YANG Xu-guang

(The 54 Research Institute of CETC,Shijiazhuang Hebei 050081,China)

TDMA technology has many advantages such as high quality of communication,large system capacity and so on. This paper presents the design of an embedded platform for satellite TDMA access control based on P2020 processor. The feature and design scheme of the embedded platform are analyzed,the P2020 processor is briefly introduced. The Ethernet module,serial module and processor reset module are described in details,the driver of the Ethernet module is designed,and the platform is tested by experiment. The test result shows that the platform meets the requirements of large-capacity and multi-mode TDMA satellite communication system applications.

P2020;embedded;TDMA;access control

10. 3969/j.issn. 1003-3114. 2017.04.04

楊旭光.基于P2020的嵌入式衛(wèi)星TDMA訪問(wèn)控制平臺(tái)設(shè)計(jì)[J].無(wú)線電通信技術(shù),2017,43(4):13-17.

[YANG Xuguang. Design of Embedded Platform for Access Control of Satellite TDMA Based on P2020 [J]. Radio Communications Technology,2017,43(4):13-17. ]

2017-03-28

楊旭光(1986—)，男，工程師，主要研究方向：嵌入式系統(tǒng)軟硬件開發(fā)。

TP391.4

A

1003-3114(2017)04-13-5