3D封裝中電鍍參數(shù)對微凸點(diǎn)制備的影響

梁曉波，李曉延，姚 鵬，李 揚(yáng)，金鳳陽

?

3D封裝中電鍍參數(shù)對微凸點(diǎn)制備的影響

梁曉波，李曉延，姚 鵬，李 揚(yáng)，金鳳陽

（北京工業(yè)大學(xué) 材料科學(xué)與工程學(xué)院，新型功能材料教育部重點(diǎn)實(shí)驗室，北京 100124）

電子信息技術(shù)對封裝焊點(diǎn)提出了高密度、高質(zhì)量、小尺寸、低成本的要求，在此基礎(chǔ)上，由二維平面到三維高度上的封裝技術(shù)應(yīng)運(yùn)而生。微凸點(diǎn)的制備是3D封裝中非常重要的一個環(huán)節(jié)。本文通過酸性環(huán)境電鍍的方法在Cu基板沉積微米級別的Sn層，通過掃描電子顯微鏡和原子力顯微鏡觀察不同參數(shù)下鍍層的表面狀態(tài)，研究分析了電鍍參數(shù)對鍍層表面的影響規(guī)律，并得到了不同電鍍時間與鍍層厚度的關(guān)系。最終得到制備質(zhì)量較高Sn層的最優(yōu)電鍍參數(shù)為：硫酸濃度160 g/L，環(huán)境溫度25℃，電流密度為1 A/dm2。通過金相法及臺階儀測試法分別測量不同電鍍時間鍍層的厚度可知，鍍層厚度與電鍍時間呈正比。

3D封裝；微凸點(diǎn)；酸性電鍍；電鍍參數(shù)；表面狀態(tài)；鍍層厚度

隨著集成電路特征尺寸和復(fù)雜性的不斷增加，芯片尺寸也在不斷減小，I/O數(shù)量成倍增加，這也使得互連密度不斷加大，在這種背景之下，可以實(shí)現(xiàn)芯片堆疊，充分利用立體空間的3D封裝技術(shù)應(yīng)運(yùn)而生，采用3D封裝的芯片還有功耗低、速度快等優(yōu)點(diǎn)，這使電子信息產(chǎn)品的尺寸和質(zhì)量減小數(shù)十倍[1-2]。而3D封裝是在三維高度上進(jìn)行芯片及元器件的連接，此時凸點(diǎn)作為實(shí)現(xiàn)第一代垂直互連的橋梁也將繼續(xù)發(fā)揮作用。因此，制備出質(zhì)量較高的微凸點(diǎn)對微電子封裝技術(shù)的進(jìn)一步發(fā)展具有非常重要的作用。凸點(diǎn)制作工藝因UBM層和凸點(diǎn)沉積工藝的不同而存在著較大差異。目前比較常用的制備凸點(diǎn)的技術(shù)有：蒸發(fā)/濺射沉積法，絲網(wǎng)印刷法，轉(zhuǎn)移法和電鍍法等。

根據(jù)2003ITRS（國際半導(dǎo)體技術(shù)發(fā)展路線圖），倒裝焊的尺寸會顯著減小，凸點(diǎn)尺寸會隨著焊盤直徑和間距的減小而減小[3-6]。隨著凸點(diǎn)尺寸繼續(xù)減小到20 μm，由于UBM、絲網(wǎng)印刷法和植球法的成本急劇上升，電鍍法成為唯一的選擇[7]。

電鍍Sn層制備微凸點(diǎn)由于得到的鍍層厚度均勻，焊接性能好，抗氧化性、抗腐蝕性能好，在電子工業(yè)產(chǎn)品及PCB線路板領(lǐng)域具有廣泛的應(yīng)用前景[8]。而酸性鍍錫由于具有良好的可焊性、低的接觸電阻、耐蝕性能好且鍍層結(jié)晶細(xì)致被廣泛應(yīng)用于電子信息產(chǎn)業(yè)領(lǐng)域和集成電路的封裝領(lǐng)域[9]。

受內(nèi)外因素的影響，不同電鍍液、不同環(huán)境以及不同的電鍍參數(shù)等直接決定著鍍層的質(zhì)量。目前針對3D封裝中微凸點(diǎn)制備的研究仍然較少，且關(guān)于這方面的研究更多只是對鍍層表面形貌進(jìn)行分析，本文在特定成分電鍍液以及特定電鍍參數(shù)下制備鍍層，從兩個角度（鍍層形貌和表面粗糙度）對鍍層的質(zhì)量進(jìn)行評估，得到制備鍍層最優(yōu)參數(shù)。

本文利用酸性電鍍液制備鍍層，然后通過掃描電子顯微鏡和原子力顯微鏡測試不同層參數(shù)下鍍層的形貌及表面粗糙度，分析電鍍參數(shù)對鍍層質(zhì)量的影響規(guī)律。最后通過金相法和臺階儀測試法測量不同電鍍時間鍍層的厚度，分析電鍍時間與鍍層厚度的關(guān)系。

1 實(shí)驗

1.1 電鍍設(shè)備及樣品制備

首先確立了電鍍液基本組成，在此基礎(chǔ)上通過一系列實(shí)驗以獲得優(yōu)化的鍍液成分。初始電鍍液根據(jù)表1中的組分含量進(jìn)行配置。實(shí)驗中所采用的電鍍裝置示意圖如圖1所示，主要由直流電源、磁力攪拌器加熱裝置以及電解槽、陰極、陽極、導(dǎo)線等構(gòu)成。直流電源可以控制恒定電流輸出或者恒定電壓輸出，本實(shí)驗中只用恒定電流輸出。電解槽為800 mL容積的玻璃燒杯，電鍍液的量一般控制在500 mL。陽極為純度99.99%的錫板，厚度5 mm，尺寸大約為2 cm×2 cm。陰極為經(jīng)過處理的銅基板。

表1 初始電鍍液配方

Tab.1 The original plating solution composition

樣品制備具體過程如下：

（1）銅基體制備：將規(guī)定尺寸的銅片進(jìn)行冷鑲并依次進(jìn)行1500#，2000#，3000#水砂紙打磨，然后用顆粒度為1 μm的金剛石拋光劑拋光；

（2）除油：將拋光好的Cu基體放入除油液中1 min，除去表面的油污，除油液成分如表2所示；

（3）水洗：用去離子水沖洗并風(fēng)干；

（4）酸洗活化：在質(zhì)量分?jǐn)?shù)10%硫酸溶液中酸洗活化處理約30 s；

（5）水洗：用去離子水反復(fù)沖洗干凈；

（6）鍍錫：按照預(yù)定的電流密度、溫度、時間和攪拌速度下進(jìn)行電鍍；

（7）水洗：用去離子水充分沖洗；

（8）中和：將沖洗完的樣品放入質(zhì)量分?jǐn)?shù)10%Na3PO4溶液中30 s以便去除表面殘留的鍍液；

（9）水洗：用去離子水充分沖洗并風(fēng)干備用。

表2 除油液成分

Tab.2 The composition of except oil liquid

1.2 實(shí)驗方法

首先對表1所示電鍍液中硫酸濃度行進(jìn)優(yōu)化，分別選擇80，160，240 g/L硫酸濃度的電鍍液進(jìn)行電鍍，各自電鍍10 min后通過掃描電鏡和原子力顯微鏡觀測鍍層表面形貌及粗糙度。然后在不同的溫度下（5，25，50℃）進(jìn)行電鍍，同樣采用上述方法觀測鍍層表面形貌及粗糙度。最后在不同的電流密度（0.5，1，5 A/dm2）的條件下進(jìn)行電鍍，分析電流密度對鍍層表面形貌及粗糙度的影響規(guī)律。

最后選擇以上優(yōu)化完的電鍍參數(shù)，在不同的時間下進(jìn)行電鍍，通過臺階儀測試法以及金相法總結(jié)電鍍時間與鍍層厚度的關(guān)系。

2 結(jié)果與討論

2.1 硫酸濃度對鍍層表面的影響

硫酸是硫酸型鍍錫中不可缺少的主要成分。在酸性錫溶液中主要是二價錫，而二價錫容易被氧化成四價錫，它們同硫酸根組成強(qiáng)酸弱堿鹽，因而會水解。其水解反應(yīng)如下式所示：

從化學(xué)動力學(xué)角度講，增加生成物的濃度會使反應(yīng)向反應(yīng)物的方向進(jìn)行。所以足夠量的硫酸可減緩二價錫和四價錫的水解，防止電鍍液變質(zhì)。

游離硫酸能降低亞錫離子的活度；提高陰極極化作用促使鍍層細(xì)化；足夠量的游離硫酸還有防止二價錫被氧化的作用；由于游離硫酸能防止二價錫氧化和水解，因而鍍液也較澄清；此外游離硫酸還可以提高溶液的導(dǎo)電能力和分散能力；能加速陽極的化學(xué)溶解，使陽極電流效率大于陰極電流效率，多溶入的錫量可抵消帶出的損失，這樣鍍液中可以少添加硫酸亞錫，降低成本。

但是，過高的硫酸含量會使陽極溶解加快，使鍍液中錫含量增加，使鍍錫層粗糙，并且硫酸濃度過高還會使錫鍍層光澤下降，電鍍時嚴(yán)重析氫，電流效率下降，易產(chǎn)生條紋，使鍍層可焊性變差。所以對于本研究所使用的酸性鍍錫，有必要分析硫酸濃度對鍍層的影響，進(jìn)而選取一個較為合適的硫酸濃度。

圖2，3，4分別是在80，160，240 g/L濃度硫酸的鍍液中獲得鍍層的SEM和AFM照片。

通過觀察在不同硫酸濃度鍍液中獲得鍍層宏觀及微觀表面可知，在80 g/L硫酸的鍍液中得到的鍍層表面較為光亮，晶粒較為細(xì)小，但晶粒分布較為疏松，通過AFM圖像測得表面粗糙度為55 nm，將硫酸濃度增加到160 g/L，鍍層表面依然較為光亮，且晶粒分布較為均勻，排布密集，與80 g/L硫酸的鍍液相比，晶粒尺寸有所增加，且晶粒主要為扁平狀。通過AFM圖像測得表面粗糙度為92 nm，雖然粗糙度相比80 g/L時有所增加，但是通過AFM圖像可以看出其表面更加均勻，并且起伏不如80 g/L時陡峭，凸起更加平緩。繼續(xù)增加硫酸濃度到240 g/L，鍍層表面變得較為灰暗，晶粒排布更加密集，晶粒形狀變成屋脊?fàn)?，棱角比較突出，通過AFM圖像測得鍍層表面粗糙度為163 nm，說明鍍層表面較為粗糙，且不均勻，局部有較高的凸起。雖然80 g/L硫酸的電鍍液得到的鍍層晶粒細(xì)小，粗糙度較低，但晶粒排布疏松，水蒸氣等雜質(zhì)容易殘留在鍍層中，不利于釬焊，并且將80 g/L硫酸的電鍍液密封靜置15 d后，鍍液開始泛黃，有黃色沉淀生成，說明較低的硫酸濃度不能夠有效抑制二價錫的氧化和錫離子的水解，所以最終選擇160 g/L硫酸的電鍍液制備Sn層。

25 ℃，1 A/dm2：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

25 ℃，1 A/dm2：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

25 ℃，1 A/dm2：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

2.2 溫度對鍍層的影響

確定了電鍍液的成分，再分析溫度對鍍層的影響。在不同溫度（5，25，50 ℃）的鍍液中制備鍍層，通過分析鍍層微觀形貌和表面粗糙度選擇最優(yōu)電鍍溫度。圖5，6，7是不同溫度下獲得的鍍層微觀組織及AFM照片。

圖5是在5 ℃的電鍍液中得到的鍍層，通過觀察其宏觀表面可發(fā)現(xiàn)鍍層表面出現(xiàn)明顯的分界線，鍍層部分為半光亮色，部分為灰色，說明鍍層極不均勻，這是由于鍍液溫度過低時，工作電流密度降低，沉積速度減慢，鍍層易燒焦，不能得到光亮的鍍層。觀察其晶粒分布，發(fā)現(xiàn)5 ℃電鍍環(huán)境下，鍍層晶粒排布較為細(xì)致，在細(xì)小晶粒中間均勻分布著少量較大晶粒，通過AFM圖像測得鍍層表面粗糙度為58 nm。增加電鍍溫度到25 ℃，得到光亮平整的鍍層，鍍層表面晶粒較5 ℃有所增大，但晶粒大小較為一致，且分布均勻，通過AFM圖像測得鍍層表面粗糙度為101 nm。繼續(xù)升高電鍍溫度至50 ℃，鍍層表面光亮度下降，色澤較暗，晶粒明顯變大，且大小不均勻，通過AFM圖像測得鍍層表面粗糙度為201 nm，這是由于升高溫度會降低陰極極化，使鍍層結(jié)晶粗大。陰極極化降低的原因有兩個，一是溫度升高增大了離子的擴(kuò)散速度，導(dǎo)致濃度極化降低；二是溫度升高，使放電離子具有更大的活化能，降低了電化學(xué)極化。

由上可知，盡管在較低的溫度下鍍層局部粗糙度較低，晶粒較為細(xì)小，但是鍍層表面整體不均勻，而過高的溫度下得到的鍍層表面粗糙度較大，晶粒粗大且不均勻，不利于后續(xù)的釬焊，所以本文選用25 ℃作為電鍍溫度。

1 A/dm2，160 g/L硫酸：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

1 A/dm2，160 g/L硫酸：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

1 A/dm2，160 g/L硫酸：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

2.3 電流密度對鍍層的影響

任何電鍍液都必須有一個能產(chǎn)生正常鍍層的電流密度范圍。當(dāng)電流密度過低時，陰極極化作用較小，鍍層結(jié)晶粗大，甚至沒有鍍層。隨著電流密度的增加，陰極極化作用隨之增加，鍍層晶粒越來越細(xì)。當(dāng)電流密度過高，超過極限電流密度時，鍍層質(zhì)量開始惡化，甚至出現(xiàn)海綿體、枝晶狀、燒焦及發(fā)黑等。電流密度的上限和下限是由電鍍液的本性、濃度、溫度和攪拌等因素決定的。由文獻(xiàn)[10]可知，隨著電流密度的提高，電流效率呈線性下降，從5 A/dm2時的99.3%，降低至30 A/dm2時的52.7%，所以對于特定的電鍍液要選取一個合適的電流密度，本文在不同的電流密度下，分別測試了所得鍍層的微觀組織及表面粗糙度，如圖8和圖10所示。

25 ℃，160 g/L硫酸：（a）鍍層宏觀表面SEM照片；（b）鍍層微觀表面SEM照片；（c）鍍層AFM照片

如圖8所示，在0.5 A/dm2的電流密度下，鍍層表面極不均勻，有部分區(qū)域存在未鍍上的現(xiàn)象，鍍層晶粒呈棱錐形，分布較為均勻，通過AFM圖像測得鍍層表面粗糙度為98 nm。將電流密度提升到1 A/dm2時，如圖10所示，鍍層表面較為均勻，晶粒為扁平狀分布，且分布較為均勻密集，鍍層表面粗糙度為100 nm。當(dāng)電流密度為5 A/dm2時，鍍層邊緣出現(xiàn)燒焦現(xiàn)象，表面極不平整，晶粒變小，但變化幅度不大，晶粒呈枝晶狀分布，鍍層表面粗糙度為107 nm。這是由于電流密度過低時，陰極極化作用較小，鍍層結(jié)晶粗大，甚至沒有鍍層。隨著電流密度的增加，陰極極化作用隨之增加，鍍層晶粒逐漸變細(xì)。當(dāng)電流密度過高，鍍層質(zhì)量發(fā)生惡化，如圖10所示出現(xiàn)枝晶狀晶粒，并伴隨著局部燒焦現(xiàn)象出現(xiàn)。

由上可知，電流密度的增加對鍍層表面粗糙度的影響較小，但是當(dāng)電流密度較低或者較高時，鍍層表面分布極不均勻平整，當(dāng)電流密度較低時會有未鍍上現(xiàn)象出現(xiàn)，而電流密度過大時，鍍層局部會有燒焦現(xiàn)象，這都不利于后期的釬焊連接，所以本文選擇1 A/dm2作為最佳電流密度。

經(jīng)過上述對鍍液中硫酸濃度及電鍍工藝參數(shù)的探究，本文確定最終制備無缺陷的鍍Sn層的工藝參數(shù)為：硫酸濃度160 g/L，溫度25 ℃，電流密度1 A/dm2。

2.4 電鍍時間與鍍層厚度的關(guān)系

確定了電鍍液成分及電鍍參數(shù)后，需要總結(jié)Sn層厚度與電鍍時間的關(guān)系。分別在優(yōu)化完的電鍍液及電鍍參數(shù)下電鍍5，10，15，20 min，通過臺階儀及金相法測試鍍層厚度，鍍層厚度與電鍍時間的關(guān)系如圖9所示。

圖9 鍍層厚度與電鍍時間的關(guān)系

通過圖9可以發(fā)現(xiàn)鍍層厚度與電鍍時間呈很好的線性關(guān)系，通過擬合可得鍍層厚度與電鍍時間的關(guān)系如公式（3）所示。

= 0.4（1）

式中：—鍍層厚度；—電鍍時間。

通過文獻(xiàn)調(diào)研，本文最終選擇4 μm的Sn層組成一個Cu/Sn+Sn/Cu三明治結(jié)構(gòu)進(jìn)行釬焊，根據(jù)式（1）可以確定電鍍時間為10 min，電鍍10 min后鍍層厚度金相圖以及鍍層表面SEM和AFM照片如圖10所示。

（a）厚度?????????（b）SEM照片?????????（c）AFM照片

3 結(jié)論

（1）電鍍液中硫酸濃度過低，得到的鍍層晶粒較為細(xì)小但排布過于疏松，且這種鍍液使用一段時間后便會出現(xiàn)黃色沉淀，硫酸濃度過高得到的鍍層表面粗糙度較高，晶粒分布不均勻，所以本文最終選擇160 g/L作為電鍍液中硫酸的濃度。

（2）5 ℃的溫度下獲得的鍍層表面出現(xiàn)明顯分界線，說明鍍層極不均勻，50 ℃下得到的鍍層晶粒較為粗大，表面粗糙度較高，不利于后續(xù)釬焊試驗的進(jìn)行，通過對比本文選擇25 ℃作為電鍍溫度。

（3）在0.5 A/dm2的電流密度下得到的鍍層局部出現(xiàn)未鍍上現(xiàn)象，說明鍍層表面不均勻，在5 A/dm2的電流密度下得到的鍍層局部出現(xiàn)了燒焦現(xiàn)象，說明過高的電流密度不能得到均勻的鍍層，通過對比選擇1A/dm2作為本文電鍍的電流密度。

（4）通過測試不同電鍍時間鍍層的厚度，得到電鍍時間與鍍層厚度的關(guān)系為：=0.4。

[1] 謝慶, 吳兆華. 高密度組裝電氣互聯(lián)新技術(shù)原理與研究方法 [J]. 電子工藝技術(shù), 2003, 24(2): 47-49.

[2] 楊建生. BGA多芯片組件及三維立體封裝(3D)技術(shù) [J].電子與封裝, 2003, 3(1): 34-38.

[3] 張穎, 羅馳. 超細(xì)凸點(diǎn)節(jié)距WLP關(guān)鍵工藝技術(shù)研究 [J]. 微電子學(xué), 2008(12): 766.

[4] JING X M, CHEN D, HUANG C, et al. Fine pitch ECD gold bumping towards future demands [J]. J Funct Mater Devices, 2008, 14(1): 158-160.

[5] ENDO Y, ONO M, TSUBAKI J. Study of the process for for ming microscopic surface bumps with ultra-fine particles [J]. Adv Powder Technol, 2000, 11(1): 99-112.

[6] KIM J W, KIM D G, JUNG S B. Evaluation of displacement rate effect in shear test of Sn-3Ag-0.5Cu solder bump for flip chip application [J]. Microelectron Reliab, 2006, 46(2): 535-542.

[7] 蔣進(jìn). 三維電子封裝微凸點(diǎn)的電沉積制備及低溫固態(tài)互連技術(shù)研究 [D]. 上海: 上海交通大學(xué), 2010.

[8] 曾華梁, 吳仲達(dá), 秦月文, 等. 電鍍工藝手冊[M]. 北京: 機(jī)械工業(yè)出版社, 1996.

[9] 牛振江, 林飛峰, 楊防祖. 釩化合物穩(wěn)定劑對錫電沉積過程的影響 [J]. 電鍍與精飾, 2001, 23(3): 1-4.

[10] 畢京林. 分步電鍍法Sn-Ag合金凸點(diǎn)的制備及工藝優(yōu)化 [D]. 上海: 上海交通大學(xué), 2012.

（編輯：陳渝生）

Effects of plating parameters on fabrication of micro-bump in 3-D integration

LIANG Xiaobo, LI Xiaoyan, YAO Peng, LI Yang, JIN Fengyang

(The Key Laboratory of Advanced Functional Materials of Ministry of Education, School of Materials Science and Engineering, Beijing University of Technology, Beijing 100124, China)

Electronic information technology proposed high density, high quality, small size and low cost requirements on packaging joints. Therefore, 3-D packaging technology appeared. The fabrication of micro-bump is very important for 3-D packaging. In this study, electroplating was used to deposited micro-level Sn layer on the Cu substrate and the surface condition of Sn layer in different parameters were observed by SEM and AFM to analyze the influence law of plating parameters on the surface of Sn layer. In addition, the relationship between electroplating time and plating thickness was obtained. The results show optimal parameters for fabricating high quality Sn layer are: H2SO4of 160 g/L, environment temperature of 25 ℃, current density of 1 A/dm2. The thickness of plating layer is proportional to the plating time.

3D-package; micro-bump; acidic electroplating; parameters; surface condition; thickness of plating layer

10.14106/j.cnki.1001-2028.2017.05.008

TN406

A

1001-2028（2017）05-0037-07

2017-03-17

梁曉波

國家自然科學(xué)基金面上項目資助（No. 51575011）；北京市自然科學(xué)基金資助（No.2162002）

李曉延（1963－），男，陜西禮泉人，教授，主要從事微電子組裝材料、高性能焊接材料等研究，E-mail: xyli@bjut.edu.cn；梁曉波（1990－），男，甘肅張掖人，研究生，主要從事微電子封裝及可靠性評價研究，E-mail: liangxiaobo168@163.com。

網(wǎng)絡(luò)出版時間：2017-05-11 13:25

http://kns.cnki.net/kcms/detail/51.1241.TN.20170511.1325.008.html