高密度CQFP封裝IC的CA結(jié)構(gòu)分析研究

虞勇堅，郁 駿，呂 棟

（中國電子科技集團公司第58研究所，江蘇無錫 214035）

高密度CQFP封裝IC的CA結(jié)構(gòu)分析研究

虞勇堅，郁 駿，呂 棟

（中國電子科技集團公司第58研究所，江蘇無錫 214035）

針對高密度CQFP封裝的質(zhì)量評價，現(xiàn)有標準主要立足于電路本身，沒有考慮到工程應用的組裝、試驗和使用過程中可能會發(fā)生的各種失效問題，僅僅按照國軍標的規(guī)定通過鑒定和質(zhì)量一致性等可靠性試驗和檢驗無法全面有效地保證其應用可靠性。通過結(jié)合實際工程應用關注封裝外殼、互聯(lián)區(qū)域和芯片之間本身結(jié)構(gòu)上的薄弱點，以高密度CQFP封裝IC為例，對其進行結(jié)構(gòu)單元分解，確定分析流程和檢驗項目，并以實際應用案例說明了對高密度CQFP封裝IC進行結(jié)構(gòu)分析的重要性。

高密度；陶瓷封裝；結(jié)構(gòu)分析

1 引言

基于航空航天用集成電路產(chǎn)品高可靠性的要求，高密度陶瓷氣密性封裝與塑封集成電路原位互換，CQFP、CBGA和CCGA高密度封裝得到了發(fā)展，封裝結(jié)構(gòu)和封裝工藝等方面發(fā)生了重大變化[1]。出于對多功能、高性能、高可靠性以及更薄、更輕、更高密度的需求，或應用環(huán)境惡劣（如溫度變化更大）又要求更長使用壽命，為保證集成電路能夠長期適應工作環(huán)境并穩(wěn)定工作，必須對這些新型高密度陶瓷氣密性封裝IC開展結(jié)構(gòu)分析工作。

結(jié)構(gòu)分析（Construction Analysis，CA）伴隨著航空航天技術的發(fā)展，是國際宇航界于20世紀90年代提出的除失效分析和破壞性物理分析以外的又一種重要的元器件可靠性評估方法[1～5]，結(jié)構(gòu)分析主要評價元器件的設計、結(jié)構(gòu)和工藝合理性。

目前國內(nèi)外主要在航天領域提出了對元器件的結(jié)構(gòu)分析要求，還沒有針對集成電路結(jié)構(gòu)分析形成專門的標準[5]。在上世紀90年代，國外有針對FPGA和Flash存儲器件開展結(jié)構(gòu)分析的報道[6～9]，國內(nèi)開展相關工作較晚，文獻報道大都在2010年后，且大都偏向于CA結(jié)構(gòu)分析、DPA破壞性物理分析和失效分析在檢驗項目上的差異性研究，或者針對常規(guī)陶瓷封裝器件進行結(jié)構(gòu)分析。在檢驗方法和檢驗項目上，國內(nèi)北航、五所等檢驗機構(gòu)以及上海航天技術研究所、空間技術研究院等單位大都參照GJB597B、GJB2438A等標準內(nèi)相關的檢驗方法開展研究[1～2]。針對高密度CQFP封裝IC進行結(jié)構(gòu)分析的工作還沒有報道。

本文以高密度CQFP封裝IC為例開展結(jié)構(gòu)分析研究，從設計、結(jié)構(gòu)和工藝合理性等角度進行分析，降低用戶因材料、尺寸、工藝等方面參數(shù)匹配不明確或技術條件不清晰等引發(fā)試驗或?qū)嶋H應用過程中出現(xiàn)蓋板崩掉、恒加變形、檢漏變形、焊點脫落、外引線開裂、熱失配、沖擊強度大后拉脫引腳等問題的風險。

2 與結(jié)構(gòu)分析相關的參照標準

國內(nèi)對于集成電路用的外殼結(jié)構(gòu)分析參考GJB1420、GJB2440等通用規(guī)范，但這些沒有考慮電路芯片粘接、引線鍵合、密封等封裝工藝對結(jié)構(gòu)以及應用的影響，對結(jié)構(gòu)分析來講是不全面的。

集成電路的篩選檢驗、考核鑒定通常參考GJB597和GJB2438等通用標準，或參考生產(chǎn)線認證通用規(guī)范GJB7400等執(zhí)行，而質(zhì)量保證檢驗參照GJB4027和GJB3233等進行，缺少集成電路具體應用對結(jié)構(gòu)分析的要求。

通用規(guī)范或質(zhì)量保證程序、詳細規(guī)范等僅要求元器件必須按照國軍標的規(guī)定通過鑒定和質(zhì)量一致性等可靠性試驗和檢驗，主要立足于電路本身的質(zhì)量評價，不涉及安裝、組裝等工程應用，考慮工程應用的安裝、焊接、試驗和使用過程中帶來的新變化，可能會引發(fā)各種失效問題[6]。

宇航產(chǎn)品對于元器件安裝的引線成形技術等工程應用技術有專門的標準，如 QJ165B-2014、QW1263-2010、QJ3171-2003，QJ3050A-2011等，集成電路對引腳做結(jié)構(gòu)分析時可用此作為參考和指導。

本文根據(jù)所收集到的標準和技術文件[8～10]，以半導體集成電路的規(guī)范性標準為基礎，參照國內(nèi)外的相關標準，結(jié)合工程應用中的實際情況和需求，通過對某型號高密度CQFP封裝IC的材料、尺寸、工藝等方面進行CA結(jié)構(gòu)分析研究，為開展對高密度CQFP封裝IC進行CA結(jié)構(gòu)分析的檢驗項目和流程提供參考。

3 CA結(jié)構(gòu)分析單元分解和檢驗流程

3.1 常規(guī)陶瓷封裝IC的結(jié)構(gòu)分析檢驗項目

從宏觀上來說，結(jié)構(gòu)分析應分為仿真分析和試驗分析兩種[5]，仿真分析在知曉集成電路各類參數(shù)的基礎上，通過各種專業(yè)軟件，從器件結(jié)構(gòu)、熱分布、應力分布、邏輯激勵等方面進行建模仿真分析，完成試驗難以完成或很難獲得的分析數(shù)據(jù)，對結(jié)構(gòu)優(yōu)化更有幫助，但由于需要熟悉內(nèi)部電路的功能邏輯、材料參數(shù)等信息，專業(yè)程度高、涉及面廣，結(jié)構(gòu)分析時一般不特意開展。試驗分析包括非破壞性和破壞性分析兩類[3,5]，一般包含外觀檢查、標識牢固性檢查、X-ray檢查、掃描電鏡SEM檢查、鍵合強度測試等十多個檢驗項目，見表1。

表1 常規(guī)陶瓷封裝IC的CA結(jié)構(gòu)分析檢驗項目

3.2 高密度CQFP封裝IC的CA結(jié)構(gòu)分析單元分解

在航空航天產(chǎn)品工程板級組裝和環(huán)境試驗過程中，判別元器件是否含有宇航禁用材料、封裝結(jié)構(gòu)和結(jié)構(gòu)可靠性是CA結(jié)構(gòu)分析的主要目的。

以高密度CQFP封裝IC為例，CQFP外殼的結(jié)構(gòu)和材料、封裝工藝材料和結(jié)構(gòu)、芯片互連相關結(jié)構(gòu)和組裝前的成型是器件結(jié)構(gòu)上的4個主要方面，這也是CA結(jié)構(gòu)分析進行單元分解的依據(jù)，按照IC的制造工藝和流程可對這4個方面做進一步分析和分解[1]，見圖1。

針對外殼（含蓋板）的分析項目，按照構(gòu)成外殼（含蓋板）的組成可進一步劃分為蓋板、殼體（腔體結(jié)構(gòu)、熱沉等）、外引腳等3個要素，再對各個要素從禁用材料、封裝結(jié)構(gòu)和結(jié)構(gòu)可靠性等方面逐項進行檢驗和評價。例如可通過縱向制樣結(jié)合SEM+EDS對外引腳、蓋板、熱沉的結(jié)構(gòu)和材料進行分析，評價器件是否含有宇航禁用工藝和材料；通過對外引腳的尺寸測量，可獲知外引腳是否存在“犬腳”、變徑、其寬厚比是否合理、長度是否足夠打彎成型等；通過對蓋板上標識牢固性的檢驗考察標識油墨的耐腐蝕性能，評價標識在復雜應用工程環(huán)境下脫落的可能性等。

圖1 高密度CQFP封裝IC的結(jié)構(gòu)單元分解

針對封裝工藝材料和結(jié)構(gòu)的分析項目，按照封裝工藝流程可劃分為芯片粘接、鍵合（鍵合指、內(nèi)引線）、密封等3個要素，從禁用材料、封裝結(jié)構(gòu)和結(jié)構(gòu)可靠性等方面逐項進行檢驗和評價。例如，通過測量各個關鍵部位的材料成分，判別器件是否含有宇航禁用材料和工藝；芯片剪切和拉脫判別芯片粘接牢固性，評價工程應用中耐沖擊和加速度的能力；通過測量腔體結(jié)構(gòu)的高度、芯片到腔壁間距、多層臺階高度、引線弧高以及熱電綜合作用下的引線結(jié)構(gòu)強度等可評價引線在可靠性試驗過程中的抗倒伏和扭曲（與長度相關）性能；通過測量引線與蓋板間隙，評價封裝內(nèi)異物引起引線和蓋板間偶發(fā)短路的可能性；通過對密封釬焊材料和金相分析評價器件的長期密封性能。

針對芯片互連相關結(jié)構(gòu)的分析項目應包含兩個方面。一是針對芯片本身的檢查，按照制造工藝可進一步細分為鈍化層、金屬化層、隔離結(jié)構(gòu)和層間介質(zhì)等4個要素的檢查，其中通過掃描電子顯微鏡（SEM）檢查和鈍化層完整性檢查檢驗鈍化層是否存在工藝缺陷；通過縱向制樣結(jié)合SEM測量鈍化層、金屬化層和層間介質(zhì)的材料和厚度檢驗器件是否符合宇航工藝需求等。二是針對芯片互聯(lián)結(jié)構(gòu)的分析，例如測量鍵合絲直徑和材料以判斷是否符合宇航應用；針對芯片的鍵合壓點的分析，應從材料和結(jié)構(gòu)上進行分析。例如，通過縱向解剖測量芯片背面金屬化層厚度和鍵合壓點下的金屬化層厚度、合金層厚度和金相結(jié)構(gòu)（Au、Al、Al-Si、Al-Si-Cu等）判斷鍵合工藝長期可靠性。

針對組裝前成型的分析項目，例如通過對外引線的成形工藝和封裝結(jié)構(gòu)合理性進行分析，研究在環(huán)境應力作用下的引線牢固性和應力釋放能力，評價工程應用中引線疲勞斷裂和焊接開裂的可能性。例如測量和分析外引腳形狀尺寸、疲勞微裂紋等，可獲知外引腳結(jié)構(gòu)對組裝可靠性的影響、總體結(jié)構(gòu)強度抗沖擊、三綜合應力實驗、恒定加速度、掃頻等應力應變的能力。

3.3 高密度CQFP封裝IC的結(jié)構(gòu)分析檢驗項目和流程

高密度CQFP封裝IC由于在設計、結(jié)構(gòu)和工藝上的變化（如外引腳更細、節(jié)距更?。?，帶來了抗疲勞和耐沖擊能力降低、8 mm×8 mm以上大尺寸芯片粘接抗剪有效性、大尺寸蓋板高加速度下恒定加速度試驗和檢漏加壓中的變形、高密度封裝引腳共面性帶來的焊接可靠性等眾多問題。

根據(jù)高密度CQFP封裝器件的結(jié)構(gòu)特征，其CA結(jié)構(gòu)分析檢驗項目除了常規(guī)檢查以外[4～5]，結(jié)合工程應用需求進行分析項目的增減，例如增加外引腳共面性檢查、平整度檢查和可焊性檢查可預判器件組裝工藝是否會出現(xiàn)虛焊等焊接可靠性問題；增加引腳牢固性檢查結(jié)構(gòu)可判斷組裝結(jié)構(gòu)強度抗沖擊、三綜合應力實驗、恒定加速度、掃頻等應力應變能力等。新增分析項目包括非破壞性分析3項，破壞性分析5項，見表2。

表2 高密度CQFP封裝IC結(jié)構(gòu)分析增加的檢驗項目

根據(jù)以上高密度CQFP封裝IC的結(jié)構(gòu)分析檢驗項目，建立如圖2、圖3所示的CA仿真分析和試驗分析流程。

圖2 高密度CQFP封裝IC的CA結(jié)構(gòu)仿真分析流程

圖3 高密度CQFP封裝IC的CA結(jié)構(gòu)試驗分析流程

另外需要特別指出，在進行SEM+EDS測量分析時，需包含對蓋板和外引腳的鍍層厚度及成分、粘接材料和密封材料的成分、內(nèi)引線的結(jié)構(gòu)和材料的檢驗，在必要時需對總體結(jié)構(gòu)或局部結(jié)構(gòu)強度和合理性進行仿真分析。

4 CA結(jié)構(gòu)分析案例——CQFP外引線工藝結(jié)構(gòu)改良

某型號高密度CQFP封裝IC裝機前未進行結(jié)構(gòu)分析，板級三綜合試驗過程中在第6個循環(huán)出現(xiàn)外引腳焊接開裂（規(guī)范要求18個循環(huán)），這種開裂在引腳轉(zhuǎn)折處（焊接部位）最為明顯，見圖4。

圖4 引腳焊接開裂

后對該產(chǎn)品進行結(jié)構(gòu)分析，發(fā)現(xiàn)外引腳焊接開裂的原因是由于外引腳的外形結(jié)構(gòu)設計未充分考慮到板級組裝可靠性引起的。三綜合溫循過程中，PCB板與CQFP封裝器件的CTE失配（陶瓷外殼為7×10-6，F(xiàn)R4PCB板為16×10-6～18×10-6），在漲縮過程中引腳發(fā)生了一定的彈性形變，使作用在引腳焊點上的應力增大。根據(jù)器件引腳高度尺寸、CTE、彈性模量、泊松比、抗彎模量等參數(shù)推算，高溫70℃和低溫-55℃時，PCB對每個引腳的作用力分別達到1.98 N和3.52 N，脹縮量分別為11.7 μm和20.8 μm，如此大的作用力和漲縮量足以在短周期溫度循環(huán)下導致引腳焊接開裂。

后對該型電路的外引腳更改成型方案（當然也可以將外殼引腳釬焊到頂面、中間臺階等），見圖5，改進后引腳具有2個半弧形，無論漲縮，應力都可以在半弧形緩沖段順時針或逆時針彎曲，從而減輕對焊接端的沖擊，見圖6。

圖5 更改成型方案

圖6 應力緩沖釋放途徑

經(jīng)用戶原位替換后實際驗證，試驗20個循環(huán)未出現(xiàn)焊接開裂現(xiàn)象，表明改進措施有效。

5 結(jié)論

選取高密度CQFP封裝集成電路作為研究對象，根據(jù)收集到的標準和技術文件，以半導體集成電路的規(guī) 范 性 標 準 為 基 礎 ， 以 GJB548B-2005、GJB4027A-2006和GJB2438A-2002為依據(jù)，參照宇航、中微高科及JESD22-B115B、JESD22-B117A等國內(nèi)外相關標準，并結(jié)合電路結(jié)構(gòu)和工程應用中的實際情況和需求綜合考慮，通過對電路本身結(jié)構(gòu)上可能存在的隱患或可能導致失效的薄弱點進行分析和分解，增減結(jié)構(gòu)分析項目（內(nèi)容）、選擇或提升/降低技術標準，在可參考的常規(guī)結(jié)構(gòu)分析檢驗依據(jù)和項目的基礎上，增加物理尺寸（含封裝外殼、腔體結(jié)構(gòu)和外引腳結(jié)構(gòu)）、共面性檢查、平整度檢查、內(nèi)部水汽含量、鈍化層完整性（剖面制樣）、外引腳抗拉強度、芯片拉脫強度、可焊性等8項檢驗內(nèi)容，特別關注外引腳結(jié)構(gòu)、蓋板和外引腳的鍍層厚度及成分，芯片粘接材料和蓋板密封材料的成分，內(nèi)引線的結(jié)構(gòu)和材料，電路內(nèi)部的布局等因素。

通過對高密度CQFP封裝IC的材料、尺寸、工藝等角度進行分析，建立起適用于CA結(jié)構(gòu)分析的檢驗項目和檢驗流程，通過實際案例驗證了結(jié)構(gòu)分析的必要性,其分析結(jié)論有助于外殼設計和封裝工藝進行優(yōu)化、對用戶組裝、試驗等過程提供參考或指導意見。另外需要指出的是，在對如CBGA、CCGA等類型的高密度封裝IC進行結(jié)構(gòu)分析時，檢驗項目需要根據(jù)器件的實際結(jié)構(gòu)結(jié)合工程應用需求進行分析項目的增減、技術標準的提升或降低，不可完全照搬現(xiàn)有的檢驗方法和流程，以免造成檢驗漏項，忽略了對某些關鍵結(jié)構(gòu)的分析，導致評價分析不全面而引起質(zhì)量問題。

[1]張磊，夏泓，龔欣.宇航元器件結(jié)構(gòu)分析技術研究[J].電子元器件與可靠性，2012，30（5）：54-57.

[2]龔欣.航天用DC/DC電源模塊結(jié)構(gòu)分析研究 [J].電子元器件與可靠性，2010，28（5）：23-28.

[3]劉平，許百勝.結(jié)構(gòu)分析（CA）在電子組裝領域的應用[J].電子工藝技術，2011，32（5）：258-261.

[4]張延偉，江理東，陳志強.一種新的元器件可靠性評估方法——結(jié)構(gòu)分析（CA）[J].可靠性物理與失效分析技術，2003（5）：1-3.

[5]陶帥，肖鳳娟，朱美光.結(jié)構(gòu)分析在航天可靠性技術中的應用與實踐[J].質(zhì)量與可靠性，2014，171（3）：53-55.

[6]ICE-Corp.Actel A1440 FPGA Construction AnalysisReport [R].SCA 9504-403，1995.

[7]JPL，NASA.Part construction analysis report intel 16 Mb“smart voltage”flash memory[R].1996.

[8]GJB548B-2005.微電子試驗方法和程序[S].

[9]GJB 4027A-2006.軍用電子元器件破壞性物理分析方法[S].

[10]GJB2438A-2002.混合集成電路通用規(guī)范[S].

Research of Construction Analysis for High-Density CQFP-Packaged ICs

YU Yongjian,YU Jun,LV Dong

（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi214035,China）

The past decades have witnessed long term evolution of high-density ceramic packaging technology in the aspects of size,materials and construction.Traditional standards fail to tackle all failures that may occur during the packaging,test and operation of ICs.Reliability test and inspection measures cannot ensure satisfactory reliability.The paper focuses on construction weak points of ICs,such as package and interconnects,and deconstructs high-density CQFP-packaged IC for construction analysis.

high-density;ceramic package;CA

TN305.94

A

1681-1070（2017）04-0001-04

虞勇堅（1978—），男，江蘇丹陽人，碩士，2004年畢業(yè)于南京理工大學，主要從事半導體集成電路可靠性分析工作。

2017-2-14