單片機(jī)應(yīng)用測(cè)控系統(tǒng)的抗干擾措施探討

葉關(guān)山++馬萌

摘 要：基于單片機(jī)應(yīng)用構(gòu)建的微機(jī)測(cè)控系統(tǒng)所處的環(huán)境較為惡劣和復(fù)雜，要求測(cè)控系統(tǒng)能可靠、安全運(yùn)行。本文從分析基于單片機(jī)應(yīng)用構(gòu)建的微機(jī)測(cè)控系統(tǒng)的干擾模型出發(fā)，根據(jù)系統(tǒng)組成和使用環(huán)境，介紹了在元器件選取、電路和印制板設(shè)計(jì)時(shí)可采取的一些基本抗干擾措施，結(jié)合某產(chǎn)品研制，闡述了在微機(jī)測(cè)控系統(tǒng)中抗干擾措施的應(yīng)用及其效果。

關(guān)鍵詞：?jiǎn)纹瑱C(jī)；干擾；耦合；電磁兼容

中圖分類號(hào)：TP273 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-2064（2017）02-0023-01

1 概述

基于單片機(jī)應(yīng)用構(gòu)建的微機(jī)測(cè)控系統(tǒng)所處的環(huán)境較為惡劣和復(fù)雜，要求測(cè)控系統(tǒng)能可靠、安全運(yùn)行。在實(shí)際應(yīng)用中，受來(lái)自測(cè)控系統(tǒng)內(nèi)部和外部的各種電氣干擾以及系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、元器件選用、制造工藝和外部環(huán)境條件等因素影響，可能造成數(shù)據(jù)采集誤差加大、控制狀態(tài)失靈、數(shù)據(jù)受干擾發(fā)生變化、程序運(yùn)行失常等不良后果。從分析系統(tǒng)干擾模型入手，在系統(tǒng)技術(shù)設(shè)計(jì)中，通過(guò)抑制干擾源、破壞干擾的耦合通道并對(duì)敏感電路進(jìn)行重點(diǎn)保護(hù)，以達(dá)到消除干擾，提高系統(tǒng)可靠性和安全性的目的。根據(jù)系統(tǒng)組成和使用環(huán)境，針對(duì)系統(tǒng)硬件和軟件，可采取多種抗干擾措施，開(kāi)展產(chǎn)品研制工作。

2 干擾模型

形成干擾的基本要素有三個(gè)：（1）干擾源。指產(chǎn)生干擾的元件、設(shè)備或信號(hào)，如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可能成為干擾源，具體表現(xiàn)為：du/dt，di/dt量值較大。（2）傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過(guò)導(dǎo)線的傳導(dǎo)和空間的輻射。（3）敏感器件。指容易被干擾的對(duì)象。如：A/D、D/A變換器，單片機(jī)，數(shù)字IC，弱信號(hào)放大器等。

干擾模型組成如圖1所示。

3 基本措施

元器件方面，在降額使用的前提下，遵循如下選用原則：①選用集成度較高的元器件，能選用集成芯片就不用分離元件，能選用大規(guī)模集成芯片就不選用小規(guī)模集成芯片；②選用寄生效果小的無(wú)引腳表面貼裝元件，其次是放射狀引腳元件，最后是軸向平行引腳元件；③電阻器的選擇，從阻值范圍、電阻溫度系數(shù)、比功率、工作穩(wěn)定性、噪聲、可靠性等性能指標(biāo)比較選擇合適的電阻器結(jié)構(gòu)類型，如金屬膜電阻、碳膜電阻、合成電阻及線繞型電阻。

電路方面，一是采用濾波器技術(shù)，在抗干擾技術(shù)中使用最多的是低通濾波器，可根據(jù)信號(hào)源的內(nèi)阻和負(fù)載阻抗來(lái)選擇濾波器的結(jié)構(gòu)形式；二是采用去耦電路設(shè)計(jì)，在電路中適當(dāng)?shù)嘏渲萌ヱ铍娙?，提供和吸收集成電路開(kāi)門(mén)和關(guān)門(mén)瞬間的充放電能量，并旁路掉器件的高頻噪聲；三是采用隔離技術(shù)，從電路上把干擾源和易干擾的部分隔離開(kāi)來(lái)，僅保持信號(hào)聯(lián)系，不發(fā)生電的聯(lián)系，常用的隔離方式有光電隔離、變壓器隔離、繼電器隔離等。

4 應(yīng)用實(shí)務(wù)

對(duì)于由主機(jī)單元、測(cè)量單元、后向通道接口單元、人機(jī)對(duì)話單元、通訊控制單元、數(shù)字信號(hào)傳輸單元、電源單元及軟件等組成的單片機(jī)測(cè)控系統(tǒng)，可在系統(tǒng)硬件和軟件設(shè)計(jì)中采取適用的抗干擾措施。

4.1 硬件抗干擾設(shè)計(jì)

根據(jù)系統(tǒng)硬件構(gòu)成特點(diǎn)，主要就主機(jī)單元和數(shù)字信號(hào)傳輸單元的抗干擾設(shè)計(jì)進(jìn)行闡述。主機(jī)單元即單片機(jī)最小應(yīng)用系統(tǒng)，主機(jī)單元的抗干擾設(shè)計(jì)涉及時(shí)鐘電路配置、總線電路的抗干擾設(shè)計(jì)，RAM數(shù)據(jù)掉電保護(hù)等。時(shí)鐘信號(hào)不僅是受噪聲干擾最敏感的部位，同時(shí)也是CPU對(duì)外發(fā)射輻射干擾和引起內(nèi)部干擾的噪聲源。因此，在滿足系統(tǒng)功能要求的前提下，應(yīng)盡量降低時(shí)鐘頻率將有助于提高整個(gè)系統(tǒng)的抗干擾性能。

4.2 軟件抗干擾設(shè)計(jì)

通過(guò)軟件系統(tǒng)的可靠性設(shè)計(jì)，達(dá)到最大限度地降低干擾對(duì)系統(tǒng)工作的影響，確保單片機(jī)及時(shí)發(fā)現(xiàn)因干擾導(dǎo)致程序出現(xiàn)的錯(cuò)誤，并使系統(tǒng)恢復(fù)到正常工作狀態(tài)或及時(shí)報(bào)警的目的。主要方法有：開(kāi)機(jī)自檢、軟件陷阱（程序“跑飛”檢測(cè)）、軟件“看門(mén)狗”等。

4.3 應(yīng)用效果

在某型產(chǎn)品工程研制中，根據(jù)具體基于單片機(jī)應(yīng)用構(gòu)建的微機(jī)測(cè)控系統(tǒng)實(shí)際使用需求，采取了上述有針對(duì)性的抗干擾措施，設(shè)計(jì)和試制的微機(jī)測(cè)控系統(tǒng)通過(guò)了相關(guān)的電磁兼容性試驗(yàn)，在復(fù)雜的電磁環(huán)境使用過(guò)程中，系統(tǒng)運(yùn)行正常，性能穩(wěn)定，達(dá)到研制目的，滿足客戶使用要求。