絕緣體上硅襯底FinFET專利技術(shù)概述

姚珂

（國家知識(shí)產(chǎn)權(quán)局專利局專利審查協(xié)作湖北中心 湖北武漢 430000）

摘 要：由于智能電子技術(shù)的不斷發(fā)展，采用傳統(tǒng)晶體管的摩爾定律已經(jīng)走到極限，人們迫切需要新一代半導(dǎo)體技術(shù)來進(jìn)一步減小器件尺寸。一種新型器件結(jié)構(gòu)，鰭式場效應(yīng)晶體管（FinFET）已成為技術(shù)發(fā)展的方向。本文從專利角度分析了SOI FinFET器件的全球以及國內(nèi)的發(fā)展趨勢和重要申請(qǐng)人，并剖析了其技術(shù)熱點(diǎn)。分析顯示我國SOI FinFET技術(shù)與國外先進(jìn)水平仍有較大差距，但近年來對(duì)該領(lǐng)域的研發(fā)越來越重視，投入逐年增大，正逐步實(shí)現(xiàn)趕超。

關(guān)鍵詞：FinFET 專利技術(shù)

1、概述

隨著半導(dǎo)體器件特征尺寸按摩爾定律等比縮小和芯片集成度不斷提高，其中出現(xiàn)的眾多負(fù)面效應(yīng)使得傳統(tǒng)的平面型MOSFET在半導(dǎo)體技術(shù)發(fā)展到22nm時(shí)遇到了瓶頸，尤其是短溝道效應(yīng)顯著增大導(dǎo)致器件關(guān)態(tài)電流急劇增加。其中，一種新型器件結(jié)構(gòu)，鰭式場效應(yīng)晶體管（FinFET） 越來越受到人們的關(guān)注。在FinFET架構(gòu)中，閘門成類似魚鰭的叉狀3D結(jié)構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開，圖1便是平面型晶體管和三柵 FinFET的一般結(jié)構(gòu)[1]。

圖1 平面型晶體管和三柵 FinFET的一般結(jié)構(gòu)

根據(jù)襯底結(jié)構(gòu)特點(diǎn)，F(xiàn)inFET器件可分為絕緣體上硅（SOI）襯底FinFET器件和體硅襯底FinFET器件。由于SOI器件在襯底中存在埋氧層，在SOI襯底上實(shí)現(xiàn)FinFET較容易，且源漏之間、器件之間形成自然的電學(xué)隔離，可以有效抑制漏電和避免閂鎖效應(yīng)。然而，二氧化硅的熱導(dǎo)率低，會(huì)產(chǎn)生自加熱效應(yīng)。從而器件的遷移率、閾值電壓、漏端電流、亞閾值斜率都會(huì)受溫度影響。因此，在現(xiàn)階段和未來CMOS器件的研究和應(yīng)用中，SOI FinFET器件成為了技術(shù)發(fā)展熱點(diǎn)，同時(shí)也面臨著諸多挑戰(zhàn)。

2、專利申請(qǐng)整體狀況

2.1 國外專利申請(qǐng)狀況

2.1.1 國外專利申請(qǐng)整體狀況

根據(jù)專利檢索的結(jié)果，可以得出SOI FinFET的全球?qū)＠暾?qǐng)量趨勢，大致可分為三個(gè)階段。

起步階段：2000-2004年

2000年，出現(xiàn)了第一件SOI FinFET的專利申請(qǐng)，是美國加尼福利亞大學(xué)的專利申請(qǐng)（公開號(hào)US6413802B1），其中雙柵SOI FinFET結(jié)構(gòu)的柵形成于溝道兩側(cè)，有效抑制了短溝道效應(yīng)，并增強(qiáng)了器件的驅(qū)動(dòng)能力。

穩(wěn)步發(fā)展階段：2005-2010年

此間，每年的SOI FinFET申請(qǐng)量穩(wěn)定在50件左右，還處于研究和探索階段，鮮有大規(guī)模的產(chǎn)業(yè)應(yīng)用。

快速發(fā)展階段：2011年-至今

由于智能電子技術(shù)的快速發(fā)展，F(xiàn)inFET作為可實(shí)現(xiàn)更高集成度的器件，得以在產(chǎn)業(yè)中廣泛應(yīng)用。因此，在此階段，SOI FinFET的專利申請(qǐng)量實(shí)現(xiàn)了大幅增長。從2010年的40件，大幅增長到2012年的110件，兩年間實(shí)現(xiàn)了近三倍的增長，而近年來，也不斷呈現(xiàn)增長趨勢。

2.1.2 國外重要申請(qǐng)人分析

根據(jù)SOI FinFET專利的重要申請(qǐng)人分析可知，美國的IBM公司占有絕對(duì)優(yōu)勢，其次為臺(tái)積電。

IBM公司是SOI FinFET技術(shù)的推崇者，其通過與AMD公司建立了長期的戰(zhàn)略合作伙伴關(guān)系，在該領(lǐng)域擁有絕對(duì)優(yōu)勢。IBM和英特爾的FinFET技術(shù)最大差異就在于，英特爾一如既往的采取傳統(tǒng)的塊狀矽晶途徑開發(fā)，而IBM的FinFET架構(gòu)則是以全耗盡FD-SOI技術(shù)為基礎(chǔ)，不僅保留了平面技術(shù)的優(yōu)點(diǎn)，還具備結(jié)構(gòu)隔離、無摻雜、低功耗與低電壓作業(yè)的特性。

臺(tái)積電（TSMC）則為該領(lǐng)域僅次于IBM專利申請(qǐng)量的重要申請(qǐng)人。FinFET技術(shù)最早由加州大學(xué)伯克利分校的胡正明教授提出，而后他于2001-2004年擔(dān)任臺(tái)積電的首席技術(shù)官。近年來，臺(tái)積電在SOI FinFET制造和產(chǎn)業(yè)應(yīng)用上也示出了強(qiáng)勁的勢頭。

2.2 中國專利申請(qǐng)狀況

2.2.1 我國專利申請(qǐng)整體狀況

圖2 全球申請(qǐng)量與中國申請(qǐng)量比例圖

上圖示出中國SOI FinFET的專利申請(qǐng)量與全球?qū)＠暾?qǐng)量的比例圖，可見其發(fā)展都呈現(xiàn)增長趨勢（近幾年由于專利尚未公開，數(shù)據(jù)有滯后）。然而，中國第一件SOI FinFET的專利申請(qǐng)出現(xiàn)在2002年，比國外滯后了兩年。而我國自主研發(fā)的SOI FinFET專利申請(qǐng)則更晚。在2004年，北京大學(xué)首次提出了國內(nèi)自主研發(fā)的SOI FinFET專利申請(qǐng)（公開號(hào)CN1622301A），該申請(qǐng)利用了沉積氮化硅來保護(hù)鰭區(qū)然后氧化形成鰭區(qū)的準(zhǔn)SOI結(jié)構(gòu)，工藝簡便。

可見我國在SOI FinFET領(lǐng)域起步較晚，但我國申請(qǐng)量占全球申請(qǐng)量的比例近年來是呈現(xiàn)逐步上升的趨勢。這說明我國近年來對(duì)該領(lǐng)域的研發(fā)越來越重視。

同時(shí)，通過分析我國專利申請(qǐng)區(qū)域可發(fā)現(xiàn)我國自主知識(shí)產(chǎn)權(quán)的SOI FinFET研發(fā)機(jī)構(gòu)所在區(qū)域非常集中，基本上在上海和北京。蘇州、無錫、杭州、武漢、成都、西安等地雖然半導(dǎo)體設(shè)計(jì)和制造也相對(duì)發(fā)達(dá)，但在SOI FinFET領(lǐng)域的研發(fā)能力還有待進(jìn)一步發(fā)展。

3、SOI襯底FinFET專利技術(shù)熱點(diǎn)分析

自2000年始，SOI FinFET技術(shù)已經(jīng)過了多年的發(fā)展，其制程在不斷縮小，到現(xiàn)在IBM和英特爾在14nm工藝制程下的競爭已趨白熱化。集成電路半導(dǎo)體技術(shù)不斷追求著密度大，成本低，速度快，功耗小，這同樣對(duì)SOI FinFET技術(shù)不斷提出新的要求[2]。目前，主要的熱點(diǎn)技術(shù)有：1）提高載流子遷移率，獲得更高的溝道控制能力。2）采用側(cè)墻顯影技術(shù)保證線寬一致性。3）簡化工藝，降低成本。4）高密度下性能的優(yōu)化，例如采用堆疊結(jié)構(gòu)、改善工序，采用新的微結(jié)構(gòu)等。

4、前景分析和總結(jié)

綜上所述，我國SOI FinFET技術(shù)與國外先進(jìn)水平仍有較大差距，但我國近年來對(duì)該領(lǐng)域的研發(fā)越來越重視，投入逐年增大，正逐步實(shí)現(xiàn)趕超。我國可以綜合利用自身優(yōu)勢，尋求SOI FinFET器件的研究熱點(diǎn)，實(shí)現(xiàn)彎道超車。

參考文獻(xiàn)：

[1] 朱范婷，“FinFET技術(shù)”.數(shù)字技術(shù)與應(yīng)用，2014（01）

[2] 李俊鋒等，“用于后柵工藝的SOI-FinFET選擇性溝道縮小技術(shù)”，微納電子技術(shù)，2015（07）