基于抖動測試的AFDX端到端延遲緊性修正

吳佳麗，何 鋒，王 彤，劉志軍

(1.北京航空航天大學 電子信息工程學院，北京 100191； 2.北京航天測控技術有限公司，北京 100041)

基于抖動測試的AFDX端到端延遲緊性修正

吳佳麗1，何 鋒1，王 彤1，劉志軍2

(1.北京航空航天大學 電子信息工程學院，北京 100191； 2.北京航天測控技術有限公司，北京 100041)

AFDX引入虛擬鏈路(Virtual Link)實現(xiàn)物理帶寬資源的邏輯分隔;由于數(shù)據(jù)幀的異步到達和多路復用輸出造成虛擬鏈路的時延抖動現(xiàn)象，并最終導致流量端到端延遲分析的不確定性;為此提出了一種基于抖動測試值的網(wǎng)絡演算緊縮方法;通過分布式測試，獲得虛擬鏈路在網(wǎng)絡中的實際傳輸抖動，并以此為基礎，建立了流量傳輸精確化模型，通過流量模型的逐級修正，使端到端延遲計算結果逐級精確化;通過將抖動實際值與理論分析結果相結合，提供了網(wǎng)絡演算悲觀度及其擴散影響度量的直觀對比，提高了延遲計算的緊性。

航空電子全雙工以太網(wǎng)；網(wǎng)絡演算；抖動測試；端到端延遲

0 引言

航空電子全雙工以太網(wǎng)(Avionics Full Duplex Switched Ethernet, AFDX)是近年來出現(xiàn)的一種航空電子總線，它對交換式網(wǎng)絡進行了嚴格實時性和冗余配置改造，以用于大中型飛機的航空電子系統(tǒng)組網(wǎng)需求[1]。Airbus A380首先使用并推廣了AFDX技術；2005年，ARINC公司發(fā)布了ARINC 664 Part 7規(guī)范，對這種確定性網(wǎng)絡進行了標準化定義[2]。AFDX引進了虛擬鏈路(Virtual Link, VL)來對帶寬資源進行有效的分隔，目的是提高網(wǎng)絡確定性，減少流量之間的相互干擾。VL流量存在著時延抖動(jitter)現(xiàn)象，這取決于VL的多路復用和數(shù)據(jù)幀的調(diào)度情況。實時通信的設計目標要求端到端的時延抖動限制于確定的界限之內(nèi)。

確定性網(wǎng)絡演算(Deterministic Network Calculus)方法最初由Cruz R.在文獻[3]中較為系統(tǒng)地提出，用來計算網(wǎng)絡數(shù)據(jù)包的端到端延遲上界。法國圖盧茲大學IRIT實驗室首次將網(wǎng)絡演算應用到AFDX網(wǎng)絡中，得到了每條VL的時延上界，并應用“組技術”(Grouping technique)使計算出的上界更緊[4]。目前，網(wǎng)絡演算在AFDX中的應用大多采用的是簡單VL流模型。VL流模型是用來描述VL流量特征的數(shù)學模型，利用這個流量模型，并結合服務曲線，可以實現(xiàn)流量最壞延遲的計算。文獻[4]考慮到交換機流量管制的影響，提出了VL精確流模型，進一步優(yōu)化了計算結果。

網(wǎng)絡演算方法對AFDX網(wǎng)絡上分散到達的數(shù)據(jù)包進行建模，用到達曲線和服務曲線分別對輸入數(shù)據(jù)流和輸出端口的服務行為進行描述[3]。到達曲線是輸入數(shù)據(jù)累積函數(shù)的上包絡，是一個較為悲觀的結果。此外，由于網(wǎng)絡演算模型本身的模糊性，通過它得到的端到端時延同樣是悲觀的。然而，真是的最壞延遲是難以量化的，雖然可以通過模型檢查的方法獲得，但是通過枚舉方法遍歷流量之間干擾的各種情況，在時間維度上不具有大規(guī)模應用的可能性。

在實際網(wǎng)絡當中，輸出端口的流量爭用會使VL出現(xiàn)時延抖動[2]。當一條VL經(jīng)過多級交換節(jié)點時，抖動會變的越來越大并逐級擴散。通過分布式測試，我們可以得到分布式網(wǎng)絡節(jié)點上的最大時延抖動，并觀察到抖動的擴散影響。這一測試結果可以被用來修正到達曲線模型，進行后續(xù)節(jié)點的時延值預測，并得到更緊的端到端時延上界。

1 基于網(wǎng)絡演算的理論分析

1.1 網(wǎng)絡演算的基本原理

網(wǎng)絡演算是一種基于最小加代數(shù)的確定性網(wǎng)絡延遲界限的分析方法[3]。采用網(wǎng)絡演算技術，可以計算數(shù)據(jù)幀經(jīng)過交換網(wǎng)絡的積壓、時間延遲等性能參數(shù)的確界。

網(wǎng)絡演算有兩個基本的計算操作，極小加卷積與反卷積：

(1)

確定性網(wǎng)絡演算還包括兩個重要概念：到達曲線(arrival curve)和服務曲線(service curve)。到達曲線描述了輸入流量的約束條件，服務曲線描述了多路復用的排隊服務規(guī)則。依據(jù)網(wǎng)絡演算理論，節(jié)點的時延上界由該節(jié)點處的到達曲線和服務曲線決定。設網(wǎng)絡上共有n條VL，用Vi表示第i條VL。令Ri(t)表示Vi上的累積數(shù)據(jù)量，當且僅當Ri(t)≤Ri(t)?αi(t)時，其中αi(t)為Vi的到達曲線。對于最大數(shù)據(jù)幀長度為Lmax，帶寬分配間隔為GBAG的虛擬鏈路，可以用(σ,ρ)模型來描述虛擬鏈路經(jīng)過交換機流量整形后的流量特征。其中σ為突發(fā)度，ρ為可持續(xù)的平均流量，存在[6]:

(2)

到達曲線為:

(3)

AFDX交換機的每一個輸出端口都提供了形為β(t)=C[t-T]+的服務曲線，其中C為該端口的工作輸出速率，T是該端口的技術延遲，如圖1(a)所示。經(jīng)過該端口的所有VL都滿足R′≥R?β，其中，R是VL的輸入累積流量，R′是輸出累積流量。此時，R′的到達曲線為α′=α?β。

圖1 服務曲線與最大延時

VL數(shù)據(jù)流R的時延上界由到達曲線與服務曲線的水平距離所確定，如圖1(b)所示，表達式如下:

(4)

假設一條VL數(shù)據(jù)流經(jīng)過了多級交換機，其中第i級節(jié)點的到達曲線為αi(t)=σi+ρt，延遲界限為Di，根據(jù)網(wǎng)絡演算理論，經(jīng)過該節(jié)點后第i+1級節(jié)點的到達曲線為:

(5)

1.2 VL精確流模型

VL的配置參數(shù)包括帶寬分配間隔(Bandwidth Allocation Gap, BAG)、最大幀長、最小幀長。簡單流模型是取參數(shù)允許范圍內(nèi)的最大流量，即VL以BAG為周期發(fā)送最大長度的數(shù)據(jù)幀。設虛擬鏈路Vi上最大的幀長為Lmax,i，BAG為Ti，Vi的簡單流模型如圖2所示。

圖2 簡單流模型

在簡單流模型中，一條流量受到阻塞后，到達曲線變?yōu)樵嫉竭_曲線位移后的結果，物理意義是只要VL被阻塞了，其突發(fā)度就會增大。文獻[4]對VL流模型進行了精確化。若已知VL流量Vi到達交換機h時的最大延時抖動是Jmax,i,h，則VL的精確流模型如圖3所示，其物理意義是：數(shù)據(jù)包在被阻塞后仍然是離散到達的，突發(fā)度不會隨著被阻塞的時間連續(xù)地增大，而是階躍地增大[5]。VL精確流模型的到達曲線要略小于VL簡單流模型的到達曲線。相比于“組方法”，精確流模型是從單個VL的角度進行優(yōu)化，而“組方法”是對多個VL的和進行優(yōu)化。

圖3 VL精確流模型

2 端到端延遲的緊性修正

VL精確流模型考慮的是流量管制所允許的最大抖動(ms級)。在AFDX網(wǎng)絡的配置過程中，受主觀因素影響，這個值要遠遠大于實際網(wǎng)絡中的最大抖動(us級)，從而喪失了網(wǎng)絡流量確定性預測的精準性。即便使用網(wǎng)絡演算方法進行精確化計算，但考慮到其結果的悲觀性，這個計算值也會遠大于實際測試值。為了評估時延抖動的擴散影響，本文將通過測試得到最大的時延抖動值Jtest，并使用測試值代替精確流模型中的Jmax，使網(wǎng)絡演算的結果逐級精確化，并得到更緊致的端到端時延上界。

本文基于AFDX一體化監(jiān)視測試平臺，采用物理測試方法得到時延抖動的實測值。ES模擬器在執(zhí)行AFDX端系統(tǒng)測試和AFDX交換機測試過程中時，可以進行網(wǎng)絡流量注入，模擬ES流量行為。

圖4 AFDX測試網(wǎng)絡結構示意圖

測試主機上安裝有監(jiān)控采集板卡，通過網(wǎng)絡分支器可以截獲任意節(jié)點的數(shù)據(jù)幀流量。板卡的A端口捕獲進入交換機節(jié)點前的VL流量，

B端口捕獲交換機發(fā)出的VL流量。抖動測試模塊的偽代碼如下：

LOOP

findSameVLID()

input -> VLID

selectFrame(m_AVLList) -> m_pAVL

selectFrame(m_BVLList) -> m_pBVL

findSameSN(m_pAVL,m_pBVL)

Delay <- calculateDelay(m_pAVL, m_pBVL)

Jittermax <- DelayMax-DelayMin

具體計算方法如下：

1)從A B端口提取相同的VLID；

2)選擇要進行測試的VLID；

3) 將接收到的ID號等于所選VLID的數(shù)據(jù)幀分別存入緩存區(qū)m_pAVL、m_pBVL；

4)在輸入輸出隊列中分別找出順序號(Sequence Number, SN)相同的一組數(shù)據(jù)幀，令其時間分別為tA、tB，則Delay= |tA-tB|，遍歷所有數(shù)據(jù)，得到每組數(shù)據(jù)幀的延遲；

5)記錄得到的最大延遲時間DelayMax與最小延遲時間DelayMin，可以得到虛擬鏈路的最大時延抖動為jitter=DelayMax-DelayMin。

為了使測試結果更加接近真實值，我們將測試時間延長至2小時，并取這段時間之內(nèi)最大的時延抖動為Jtest。

當端系統(tǒng)以BAG為間隔發(fā)送最大幀長的數(shù)據(jù)包時，網(wǎng)絡流量達到最大。圖5所示為出現(xiàn)某一抖動的VL數(shù)據(jù)流。通過測試得到的真實值小于VL在交換機中配置的最大抖動。

圖5 最大允許抖動與抖動真實值

VL流量在交換機h中針對精確流量模型的到達曲線是分段曲線，可以用如下聯(lián)立的數(shù)學公式表示：

(6)

定義參數(shù)nJmax,i,h和ΔJmax,i,h如下：

其中:ΔJmax,i,h

設精確流模型的到達曲線為α(t)，下一級到達曲線為α′(t)；改進后的到達曲線為α1(t)，下一級到達曲線為α1′(t)。當使用Jtest代替Jmax后，下一級的到達曲線得到了優(yōu)化。從圖6可以看出，h(α′,β)≥h(α1′,β)。

圖6 優(yōu)化的精確流模型

3 示例分析

為了驗證優(yōu)化方法，搭建如圖7所示的AFDX實測網(wǎng)絡，該網(wǎng)絡包含8個端系統(tǒng)，4臺AFDX交換機，69條VL。交換機的固定轉(zhuǎn)發(fā)延遲為10μs。取VL7，VL8，VL15，VL17進行測試。這4條VL具有一定的典型性，它們在同一端口競爭輸出，相互干擾會造成時延抖動。

圖7 AFDX實測網(wǎng)絡

VL號幀長度/字節(jié)發(fā)送周期/msVL716564VL8173112VL15187128VL17171112

在交換機1的5端口放置探針，測試時間為2小時。通過將抖動測試值帶入到達曲線，可以預測到下一級的最壞時延，同時可以得到端到端時延上界。

表2和表3分別為普通網(wǎng)絡演算與使用組方法的網(wǎng)絡演算得到的計算結果。其中，抖動計算值為當前結點的時延上界減去最小的固定延遲和數(shù)據(jù)幀的傳輸時間。

表2 使用普通網(wǎng)絡演算的優(yōu)化結果

表3 使用組技術的網(wǎng)絡演算優(yōu)化結果 ms

依據(jù)測試結果，可以繪制如圖8所示的柱狀圖，基于測試值修正的網(wǎng)絡演算結果優(yōu)化了10%以上。

圖8 網(wǎng)絡演算優(yōu)化結果(單位：ms)

最后，通過測試得到全部多跳VL的第一級抖動結果，如圖9所示，通過基本網(wǎng)絡演算，所有VL的端到端時延都得到了一定程度的優(yōu)化。

4 結論

基本的網(wǎng)絡演算方法得到的結果是及其悲觀的，對于包含多跳VL的AFDX網(wǎng)絡，計算結果的悲觀性會隨著網(wǎng)絡流量的傳播而逐級擴散。通過抖動的測試值對到達曲線進行修正，一方面可以觀察到最大時延逐級精確化的過程，另一方面可以使

圖9 所有VL的端到端時延及修正結果

端到端的時延上界更加緊致。從實驗數(shù)據(jù)中可以看出，修正后計算結果的優(yōu)化率達到了10%以上。通過將實際值與理論方法相結合，可以確切地衡量網(wǎng)絡演算方法的悲觀度及其擴散影響，實現(xiàn)了理論與實際的綜合評價，并為AFDX網(wǎng)絡的設計提供了數(shù)據(jù)參考。

[1] 熊華鋼，王中華，先進航空電子綜合技術[M].北京：國防工業(yè)出版社，2009.

[2]ARINC664Aircraftdatanetwork,part7:AvionicsfullduplexswitchedEthernet(AFDX)Network[S].

[3]BoudecJYL,ThiranP.NetworkCalculus[M].BerlinGermany:SpringerVerlag,LNCSvolume2050, 2004.

[4] 趙永庫,王紅春,唐來勝AFDX網(wǎng)絡端到端時延分析方法[J].電光與控制, 2013(4).

[5]LiuC,WangT,ZhaoCX,etal.Worst-caseflowmodelofVLforworst-casedelayanalysisofAFDX[J].ElectronicsLetter, 2012,48(6): 372-328.

[6] 楊 云，熊華鋼. 計算AFDX延遲的網(wǎng)絡演算方法[J]. 電光與控制，2008, 15(9): 57-60.

[7] 張瀚文,AFDX分布式數(shù)據(jù)監(jiān)視與分析方法研究[D]. 北京: 北京航空航天大學, 2015.

[8]Chararah,ScharbargJL,ErmontJ,etal.Methodsforboundingend-to-enddelaysonanAFDXnetwork[A].Proceedingsofthe18thEuromicroConferenceonReal-TimeSystems[C]. 2006.

[9]FrancesF,FraboulC,GrieuJ.UsingNetworkCalculustooptimizetheAFDXnetwork[J].ERTS2006-25-27, 2006.

A Tightening Method of AFDX End-to-End Delay Based on Jitter Tests

Wu Jiali1, He Feng1, Wang Tong1, Liu Zhijun2

(1.School of Electronics and Information Engineering, Beihang University, Beijing 100191, China;2.Beijing Aerospace Measurement and Control Corporation,Beijing 100041,China)

AFDX uses Virtual Link to realize the logical separation of the physical bandwidth resources. The delay jitter on virtual links is caused by asynchronous arrival and multiplexing output of data frames, which also leads to the uncertainty in the end to end delay analysis. A method of network calculation based on jitter test was proposed to solve the problem. The network transmission jitters on VLs have been caught by distributed test. On the foundation of the testing results, a precise flow model was established, and with the stepwise correction of the flow model, the end to end delay was corrected gradually. By combining the actual value of jitter with the theoretical analysis results, a visual result of the network calculus pessimism and its diffusion effect was proposed. This result improves the compactness of the network delay calculation.

avionics full duplex switched Ethernet; network calculus; jitter test; end to end delay

2016-09-08；

2016-09-27。

國家自然科學基金(61301086)，教育部發(fā)展基金(YWF-15-GJSYS-055)。

吳佳麗(1992-)，女，河北石家莊人，碩士，主要從事航空電子網(wǎng)絡方向的研究。

1671-4598(2017)02-0057-04

10.16526/j.cnki.11-4762/tp.2017.02.015

TP393

A