三維功率MOSFET器件漏極持續(xù)電流分析方法

林潔馨　楊發(fā)順　馬奎　唐昭煥　傅興華

摘 要： 二維功率MOSFET器件的漏極持續(xù)電流是一個受限于封裝形式和芯片設(shè)計的極限參數(shù)，傳統(tǒng)分析方法是通過器件的最大耗散功率對其進(jìn)行評估?；谌S集成技術(shù)的功率MOSFET器件，散熱路徑熱阻難于精確確定，故提出一種針對三維集成功率MOSFET器件，以晶格自加熱效應(yīng)為基礎(chǔ)的漏極持續(xù)電流分析方法，并以一顆開關(guān)工作狀態(tài)下的100 V功率VDMOS器件為研究對象，在正向設(shè)計階段分析了功率VDMOS器件漏極持續(xù)電流的導(dǎo)通偏置條件。最后通過流片結(jié)果驗(yàn)證了該方法的可行性。

關(guān)鍵詞： 漏極持續(xù)電流； 三維集成； 自加熱效應(yīng)； 導(dǎo)通偏置條件

中圖分類號： TN722.7+3?34； TN104.2?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2016）24?0137?04

Analysis method of drain sustained current of 3D power MOSFET

LIN Jiexin， YANG Fashun， MA Kui， TANG Zhaohuan， FU Xinghua

（College of Big Data and Information Engineering， Guizhou University， Guiyang 550025， China）

Abstract： The drain sustained current of 2D power MOSFET is an absolute parameter limited by encapsulation mode and chip design， and is evaluated by the traditional analysis method via the maximum dissipation power of devices. It is difficult to determine the accurate thermal dissipation resistance of the power MOSFET based on 3D integration technology， so a drain sustained current analysis method based on the lattice self?heating effect is proposed for the 3D integration power MOSFET. A 100 V power VDMOS working at switching state is taken as the research object to analyze the breakover bias conditions of the drain sustained current of the power VDMOS in forward design phase. The feasibility of the method was verified by stream chip results.

Keywords： drain sustained current； 3D integration； self?heating effect； breakover bias condition

功率MOSFET器件作為電力電子設(shè)備中的主要元件之一，廣泛地應(yīng)用于各種高速開關(guān)電路、開關(guān)電源、高功率放大電路、電力轉(zhuǎn)換電路、電機(jī)變頻調(diào)速、控制電路與功率負(fù)載之間的開關(guān)電路等[1]。目前，高可靠功率MOSFET器件的制作工藝仍然以平面集成工藝為主，器件面積將隨著電流容量的增大而增大，而且隨著集成度的提高，信號延遲時間及互連線功耗也將越來越大。2007年，國際半導(dǎo)體技術(shù)藍(lán)圖（ITRS）提出三維集成將成為克服信號延遲導(dǎo)致“布線危機(jī)”的關(guān)鍵技術(shù)[2]。將多層平面功率MOSFET芯片堆疊起來，通過硅通孔（Through Silicon Via，TSV）來實(shí)現(xiàn)各層之間的互連，在保證芯片面積不變的前提下提高芯片上的電流容量，但由于堆疊層間介質(zhì)材料的熱導(dǎo)率很低，成為了散熱的瓶頸，而且功率MOSFET器件在給負(fù)載提供盡可能大的輸出功率的同時自身也消耗了很大的電能，消耗的電能將轉(zhuǎn)變?yōu)闊崃?，如果這些熱量不能及時、有效地散發(fā)出去，器件有源區(qū)溫度將急劇上升甚至超過最高結(jié)溫。根據(jù)Arrhenius法則，元器件的管芯溫度每升高10 ℃，其失效率將增大1倍左右[3]。因此為了降低散熱路徑的熱阻，在芯片中嵌入一定數(shù)量的硅通孔作為散熱通道，可有效解決器件發(fā)熱造成的可靠性問題。本文針對三維集成功率MOSFET的散熱問題，提出了一種針對封裝形式及散熱路徑熱阻未知情況下，能有效地評估功率MOSFET器件漏極持續(xù)電流的分析方法，根據(jù)漏極持續(xù)電流的工作偏置條件評估器件的最大功率損耗，從而確定散熱路徑的熱阻，最后以一款100 V功率VDMOS器件為研究對象，在正向設(shè)計階段對功率VDMOS器件的漏極持續(xù)電流進(jìn)行分析和確定，并通過流片測試結(jié)果驗(yàn)證了該方法的可行性。

1 功率MOSFET器件漏極持續(xù)電流分析

1.1 二維功率MOSFET漏極持續(xù)電流的分析方法

由于功率器件在工作時自身也會消耗一定的電能，把單位時間內(nèi)器件消耗的電能稱為器件的功率損耗，這部分損耗主要轉(zhuǎn)換為熱量，導(dǎo)致器件有源區(qū)的溫度升高，從而產(chǎn)生了散熱的需求。把單位時間內(nèi)通過散熱路徑散發(fā)出去的熱量稱為耗散功率，當(dāng)器件的功率損耗和耗散功率達(dá)到平衡時，器件有源區(qū)的溫度保持恒定不再上升，器件達(dá)到熱平衡狀態(tài)[4]。功率MOSFET器件漏極持續(xù)電流的傳統(tǒng)分析方法步驟如下：

（1） 根據(jù)器件的封裝形式得到器件節(jié)點(diǎn)到底座的熱阻Rth，例如：常用的封裝形式TO220，Rth等于1.52 ℃/W，然后根據(jù)公式（1）計算器件的最大直流耗散功率Pmax：

式中：Tj是器件的最大工作結(jié)溫，由器件本身的晶體材料決定，通常硅材料取175 ℃；Tmb是環(huán)境溫度，一般取25 ℃。

（2） 由于功率MOSFET器件的安全工作區(qū)（SOA）按照信號占空比可分為直流SOA、重復(fù)脈沖SOA以及單脈沖SOA，且直流時的安全工作區(qū)域最窄，故器件能在直流條件下正常工作則在其他條件下也能正常工作[5]。直流SOA的工作條件相當(dāng)于信號占空比為1，故此時的功率損耗可用下式計算：

式中，IDS為漏極持續(xù)電流，則直流功率損耗P最大，導(dǎo)通電阻Ron由器件流片測試結(jié)果所得，它是一個關(guān)于器件結(jié)溫的函數(shù)，溫度越高，導(dǎo)通電阻越大。

（3） 當(dāng)器件有源區(qū)的溫度達(dá)到最大工作結(jié)溫Tj，且達(dá)到熱平衡狀態(tài)時，器件的最大功率損耗P等于最大直流耗散功率Pmax。則MOSFET器件的漏極持續(xù)電流可用式（3）計算：

由傳統(tǒng)方法分析所得的漏極持續(xù)電流是一個基于封裝形式限制的最大結(jié)溫電流，僅適用于二維功率MOSFET器件。

1.2 三維功率MOSFET漏極持續(xù)電流的分析方法

基于三維集成技術(shù)的功率MOSFET器件，每一個堆疊層仍是平面工藝制作的器件層，但堆疊層間存在熱傳導(dǎo)率較低的絕緣介質(zhì)層，所以三維功率MOSFET器件的散熱不僅要通過外部的強(qiáng)制散熱，還要通過內(nèi)部嵌入的散熱通孔進(jìn)行內(nèi)部熱疏導(dǎo)，故芯片內(nèi)部散熱路徑熱阻會與堆疊層數(shù)、散熱通孔的個數(shù)、散熱通孔的尺寸等因素相關(guān)，不能通過傳統(tǒng)的分析方法評估功率MOSFET器件的漏極持續(xù)電流，故提出了一種在晶格自加熱效應(yīng)條件下對漏極持續(xù)電流進(jìn)行評估的分析方法。由于功率MOS器件通常工作在大電流下，且堆疊層間絕緣介質(zhì)層的存在，器件內(nèi)部熱積聚嚴(yán)重，產(chǎn)生了自加熱效應(yīng)。高溫工作條件下，晶格自加熱效應(yīng)對MOSFET器件的電學(xué)參數(shù)影響是十分嚴(yán)重的。 當(dāng)MOSFET器件的柵源電壓一定時，漏極電流將引起有源區(qū)溫度升高，晶格散射增強(qiáng)，載流子遷移率下降，漏極電流會隨著結(jié)溫的升高而減??；同時結(jié)溫升高會導(dǎo)致導(dǎo)通電阻增大，在-50～150 ℃的范圍下，Ron與溫度成線性關(guān)系[6]如下：

式中，α是一個與工藝相關(guān)的參數(shù)，一般當(dāng)功率MOSFET的BVDS小于200 V時，α取1.5，當(dāng)功率MOSFET的BVDS大于300 V時，α取2.5。因此，功率MOSFET器件的功率損耗是一個關(guān)于溫度的復(fù)雜函數(shù)，無法確定器件的最大功率損耗。

基于晶格自加熱效應(yīng)漏極持續(xù)電流的分析步驟如下：

（1） 找出功率MOSFET器件的零溫度系數(shù)（ZTC）點(diǎn)[7]。功率MOSFET器件都有一個ZTC點(diǎn)，當(dāng)漏極電流低于ZTC點(diǎn)對應(yīng)的漏極電流時，漏極電流具有正溫度系數(shù)，存在熱逃逸風(fēng)險；當(dāng)漏極電流高于ZTC點(diǎn)對應(yīng)的漏極電流時，漏極電流具有負(fù)溫度系數(shù)，熱穩(wěn)定性好；在大電流應(yīng)用中，一定要保證功率MOS器件正常工作時輸出的漏極電流存在負(fù)溫度系數(shù)區(qū)。

（2） 找出功率MOSFET器件得到漏極持續(xù)電流的導(dǎo)通偏置條件。首先設(shè)置柵源偏置電壓，該電壓要大于ZTC點(diǎn)對應(yīng)的柵源電壓，保證MOSFET器件的漏極電流在負(fù)溫度系數(shù)區(qū)域，但該電壓又不能太大，否則器件易發(fā)生準(zhǔn)飽和效應(yīng)[8]；然后在自加熱模型下設(shè)置漏源偏置電壓，采用逐步增加漏源電壓的方式，隨著漏極電流的增大，器件有源區(qū)溫度升高，當(dāng)結(jié)溫達(dá)到0.8Tj左右時，所加漏源電壓即為最大漏源偏置電壓。根據(jù)業(yè)界工程經(jīng)驗(yàn)，硅基MOS器件選擇150 ℃比較保險，用結(jié)溫為150 ℃時的漏源電壓來確定硅基MOS器件的漏極持續(xù)電流比較合理[9]。

（3） 驗(yàn)證步驟（2）中設(shè)置的導(dǎo)通偏置條件的合理性，在自加熱模型下逐步增加?xùn)旁措妷旱某掷m(xù)導(dǎo)通時間，直到導(dǎo)通時間略高于100 ms。通常認(rèn)為導(dǎo)通時間大于100 ms后，柵源電壓為直流應(yīng)用，即信號占空比[10]相當(dāng)于為1。隨著柵源電壓導(dǎo)通持續(xù)時間的增加，器件結(jié)溫繼續(xù)升高，當(dāng)導(dǎo)通時間為100 ms時，器件結(jié)溫必須低于最大工作結(jié)溫Tj，否則降低步驟（2）中所得到的最大漏源偏置電壓。通常業(yè)界設(shè)定硅基MOS器件的最大工作結(jié)溫為175 ℃，即器件失效溫度，保證持續(xù)導(dǎo)通時間略高于100 ms后，器件結(jié)溫低于失效溫度。

（4） 選擇漏極持續(xù)電流最大時的導(dǎo)通偏置條件。在Tmb=25 ℃條件下，對步驟（2）得到的多組導(dǎo)通偏置條件下的器件漏極電流進(jìn)行評估，找出漏極持續(xù)電流最大時的導(dǎo)通偏置條件。

2 功率VDMOS器件漏極持續(xù)電流的分析

2.1 實(shí)驗(yàn)分析

由于三維功率VDMOS器件的堆疊層也是平面工藝制作，故使用TCAD工具建立了VDMOS仿真元胞，元胞大小為24 μm×1 μm，其中多晶硅柵間距為12 μm，多晶硅柵長12 μm，使用Silvaco軟件進(jìn)行二維仿真，默認(rèn)元胞寬度為1 μm。根據(jù)功率VDMOS器件的ZTC和發(fā)生準(zhǔn)飽和效應(yīng)的最小柵源電壓，如圖1、圖2所示。

圖1中ZTC點(diǎn)對應(yīng)的柵源電壓是6.3 V，圖2中開始發(fā)生準(zhǔn)飽和效應(yīng)的最小柵源電壓約為12 V，在6.3～12 V間選擇柵源偏置電壓，實(shí)驗(yàn)中分別設(shè)置柵源偏置電壓為7 V，8 V，9 V，10 V，11 V，12 V，然后漏源電壓以步長0.1 V逐漸增到4 V，當(dāng)器件溫度升到150 ℃時對應(yīng)的漏源電壓分別為2.1 V，1.92 V，1.89 V，2.0 V，1.9 V，1.96 V；然后在對應(yīng)的導(dǎo)通偏置條件下改變柵源電壓的持續(xù)導(dǎo)通時間分別為10 ns，100 ns，1 μs，10 μs，100 μs，1 ms，10 ms，100 ms時元胞內(nèi)的溫度未超過失效溫度；最后在溫度為25 ℃條件下對上述6組導(dǎo)通偏置條件的漏極電流進(jìn)行了仿真，結(jié)果見表1，可見在導(dǎo)通偏置條件為VGS=10 V，VDS=2 V時，單位面積的漏極持續(xù)電流最大。

圖3是VGS=10 V時，漏源電壓以步長0.1 V逐漸增到4 V時元胞內(nèi)的溫度變化情況，圖3中當(dāng)VDS=2 V時，結(jié)溫達(dá)到423 K。然后根據(jù)VDMOS器件的截止頻率，當(dāng)器件的導(dǎo)通偏置條件為VGS=10 V，VDS=2 V時，圖4是改變柵源電壓的持續(xù)導(dǎo)通時間分別為10 ns，100 ns，

1 μs，10 μs，100 μs，1 ms，10 ms，100 ms時元胞內(nèi)的溫度變化情況，圖4中最高溫度為438 K，未超過失效溫度。

根據(jù)基于晶格自加熱效應(yīng)漏極持續(xù)電流的分析方法所得到的導(dǎo)通偏置條件VGS=10 V，VDS=2 V，分別在溫度為298 K，348 K，398 K，423 K下對漏極電流、導(dǎo)通電阻、開關(guān)斷時間進(jìn)行了仿真分析，結(jié)果見表2。從表2可知，一般功率MOS器件的開關(guān)斷時間很短，開關(guān)損耗在功率損耗中的比重很小，采用信號占空比為1的方式評估最大功率損耗是可行的。

由于VDMOS器件是由數(shù)以萬計的元胞并聯(lián)組成，若設(shè)計的VDMOS器件的目標(biāo)導(dǎo)通電阻為140 mΩ，則器件有效面積S=Ron·sp（150 ℃）÷目標(biāo)導(dǎo)通電阻≈0.094 9 cm2，則VDMOS器件包含395 238個仿真元胞。于是得到最大的漏極持續(xù)電流IDS≈30.8 A，由式（2）得最大功率損耗P≈133 W，有效散熱路徑熱阻Rth≤1.13 ℃/W，則在設(shè)計三維功率MOS器件的內(nèi)部散熱時，必須保證離熱沉最遠(yuǎn)的堆疊層到熱沉的散熱路徑熱阻小于1.13 ℃/W，從而當(dāng)堆疊層厚度、散熱通孔深寬比一定時可確定散熱通孔的個數(shù)。

2.2 流片測試分析

根據(jù)仿真元胞尺寸設(shè)計的100 V功率VDMOS器件進(jìn)行了3批次的工藝流片。并隨機(jī)抽取了10個圓片在VGS=10 V，VDS=2 V條件下對漏極持續(xù)電流及導(dǎo)通電阻進(jìn)行了測試，測試數(shù)據(jù)見圖5、圖6。

從圖5、圖6中的數(shù)據(jù)可以看出，流片測試結(jié)果與仿真數(shù)據(jù)在工藝容差允許范圍內(nèi)，因此實(shí)驗(yàn)中提出的漏極持續(xù)電流分析方法是可行的。

3 結(jié) 語

本文針對基于三維集成技術(shù)的功率MOS器件在封裝形式未知及散熱路徑熱阻不確定情況下，提出了一種以晶格自加熱效應(yīng)為基礎(chǔ)的功率MOS器件漏極持續(xù)電流的分析方法，并以功率VDMOS器件為研究對象，在正向設(shè)計階段，基于晶格自加熱效應(yīng)對漏極持續(xù)電流進(jìn)行了分析。結(jié)果表明，仿真結(jié)果能很好地反映測試結(jié)果，以晶格自加熱效應(yīng)為基礎(chǔ)的功率MOS器件漏極持續(xù)電流的分析方法對功率MOS器件及三維功率MOS器件的熱可靠性管理都具有一定的指導(dǎo)意義。

注：本文通訊作者為傅興華。

參考文獻(xiàn)

[1] 馬奎.智能功率半導(dǎo)體器件研究[D].貴陽：貴州大學(xué)，2013.

[2] RAMM P， KLUMPP A， WEBER J， et al. 3D system?on?chip technologies for more than Moore systems [J]. Microsystem technologies， 2010， 16（7）： 1051?1055.

[3] ARIK M， PETROSKI J， WEAVER S. Thermal challenges in the future generation solid state lighting applications light emitting diodes [C]// Proceedings of 2002 IEEE Eight Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems. US： IEEE， 2002： 113?120.

[4] 王賦攀，楊鵬.MOSFET功率開關(guān)器件的散熱計算[J].通信電源技術(shù)，2005，22（1）：31?33.

[5] 陳星弼.功率MOSFET與高壓集成電路[M].南京：東南大學(xué)出版社，1990：170?180.

[6] SUMITOMO Y， NIWA K. Semiconductor silicon [R]. US： Electrochem Society， 1977.

[7] 英飛凌半導(dǎo)體公司.VDMOS器件數(shù)據(jù)手冊[EB/OL].[2014?04?23].http：//www.intersil.com.

[8] 楊發(fā)順.基于超結(jié)結(jié)構(gòu)的功率器件的研制[D].貴陽：貴州大學(xué)，2011.

[9] 王守武.VDMOS場效應(yīng)晶體管應(yīng)用手冊[M].北京：科學(xué)出版社，1990：5.

[10] 恩智浦半導(dǎo)體公司.功率MOSFET數(shù)據(jù)手冊[EB/OL].[2015?07?27].http：//www.nxp.com.