基于STM32的低頻數(shù)字頻率特性測試儀的設計*

陳聰聰 席澤敏 張文成 閆曉萍

(1.海軍工程大學電子工程學院 武漢 430033)(2.海軍青島雷達聲吶廠 青島 266100)

基于STM32的低頻數(shù)字頻率特性測試儀的設計*

陳聰聰1,2席澤敏1張文成2閆曉萍2

(1.海軍工程大學電子工程學院 武漢 430033)(2.海軍青島雷達聲吶廠 青島 266100)

介紹一種基于STM32的低頻數(shù)字頻率特性測試儀的設計原理和實現(xiàn)方法,并給出了校準方法與測試方法。該數(shù)字頻率特性測試儀以STM32為微處理器,采用AD9854產(chǎn)生DDS信號源信號,并配置其內(nèi)部的12位數(shù)字乘法器實現(xiàn)更為精確的0.1dB步進的衰減網(wǎng)絡,使用電流反饋型運算放大器AD8009作為信號調(diào)理及放大電路,利用AD8302實現(xiàn)幅度相位檢測。實際測試表明,該測試儀具有成本低、誤差小、維護方便等特點,可滿足工程和教學中的頻率特性測試需要,具有廣泛的應用前景。

STM32；數(shù)字頻率特性測試儀； AD8302；幅頻特性

(1. Department of Electronics Engineering, Naval University of Engineering, Wuhan 430033)(2. Naval Factory of Radar and Sonar, Qingdao 266100)

Class Number TH741

1 引言

頻率特性測試儀也稱為掃頻儀,是一種專門用于測量電子設備或產(chǎn)品中特定電路頻率特性的儀器。不但可以實現(xiàn)濾波器以及寬帶放大器等無源或有源網(wǎng)絡的指標——諧振頻率、帶寬、衰減以及增益等的測量,還可以用來測量雷達接收機的中頻放大器和高頻放大器以及電視機的伴音通道、視頻通道和公共通道[1]。針對國內(nèi)外市場上的掃頻儀以高頻為主,而且價格比較昂貴、操作復雜等問題,設計了一款基于STM32的低頻數(shù)字頻率特性測試儀,采用AD9854產(chǎn)生DDS信號源信號,并配置其內(nèi)部的12位數(shù)字乘法器實現(xiàn)更為精確的0.1dB步進的衰減網(wǎng)絡,使用電流反饋型運算放大器AD8009作為信號調(diào)理及放大電路,利用AD8302實現(xiàn)幅度相位檢測,在提高了資源利用率的基礎上又大大簡化了電路結構[2]。

2 系統(tǒng)總體方案

2.1 掃頻儀的主要技術指標

頻率范圍:20Hz～20MHz;頻率精度:≤±5×10-6;最大頻率分辨率:1 Hz;掃頻輸出:0dB時有效值為2.121Vrms;掃頻平坦度:±0.5dB(校準后);輸出阻抗:50Ω;輸入阻抗:50Ω/1M可選;輸出衰減:0dB ～-92dB,0.1dB步進;輸入增益:+10dB～-30dB,10dB步進;相位范圍:±180°;相位分辨率:1°;掃描時間:自動,手動(100ms～10s)。

2.2 系統(tǒng)總體框圖

數(shù)字掃頻儀系統(tǒng)主要由主控制系統(tǒng)、電源部分、正弦掃頻信號源部分、幅度與相位檢測部分以及人機交互的鍵盤輸入部分和LCD液晶顯示部分等五部分構成。本系統(tǒng)的總體結構如圖1所示。

圖1 低頻掃頻儀的總體框圖

其中,信號源是產(chǎn)生頻率和幅度可以調(diào)節(jié)的正弦信號,輸出信號源信號通過控制器控制的程控衰減網(wǎng)絡進行衰減,并輸入到外部被測網(wǎng)絡,信號源提供的信號經(jīng)被測網(wǎng)絡后幅度和相位會發(fā)生變化,主要是要測試被測網(wǎng)絡的幅頻特性和相頻特性,對輸入和輸出信號進行對比。最后得到的幅頻特性和相頻特性信息再通過模數(shù)轉(zhuǎn)換電路將電壓信號轉(zhuǎn)換成數(shù)字信號送到主控制器處理,處理后的數(shù)據(jù)以“dB”和“°”為單位的頻率特性數(shù)據(jù),并以頻率特性曲線形式顯示在液晶屏上。

3 系統(tǒng)硬件電路設計

3.1 正弦掃頻信號源DDS設計

用于檢測外部系統(tǒng)網(wǎng)絡使用的正弦掃頻信號源是整個掃頻儀的關鍵部分。針對中低頻測量應用場合,本系統(tǒng)采用的是頻率合成技術(DDS)產(chǎn)生掃頻信號,此技術具備易于實現(xiàn)程序控制、降低設計難度和提高系統(tǒng)可靠性的優(yōu)點。同時,通過選取合適的DDS芯片,可以方便地產(chǎn)生步進頻率小且相位連續(xù)的正弦信號[3]。

DDS芯片AD9854的輸出頻率由48位頻率控制字1及相位累加器產(chǎn)生,其頻率控制寄存器中的值與輸出頻率的對應關系為

式中,N為相位累加器的位數(shù)(AD9854中的相位累加器的位數(shù)為48位)。Desired Output Frequency為用戶想要得到的DDS輸出信號的頻率,其單位為Hz[4]。FTW為頻率控制字中的值,為10進制的數(shù)值。SYSCLK為DDS芯片工作的頻率,單位為Hz。本頻率特性測試儀中,AD9854的工作頻率為200MHz。因此,AD9854工作在SingleTone模式時,其輸出信號頻率的計算公式為

式中,FTW1為頻率控制字1中的十進制數(shù)值。

3.2 信號放大與調(diào)理電路

前端DDS信號源電路輸出信號的正弦信號具有如下特點：是一對差分的、電流恒定為10mA不變的,而且信號的極性為正[5]。這里需要進行阻抗匹配,將電流信號轉(zhuǎn)換為電壓信號。就在信號源的輸出端,分別接上50Ω的電阻。由于此時的輸出信號中含有直流信號,并需要對交流信號放大,信號接入由AD8009構成的減法電路,消去直流信號,并放大有用信號,電路如圖2所示。此外,電流反饋型運算放大器的輸出端會存在較大的失調(diào)電壓,設計中將信號此信號經(jīng)過調(diào)理電路,并放大幅度為1V左右的交流信號。

圖2 信號調(diào)理電路

由于電流型運算放大器的閉環(huán)增益只由它內(nèi)部的主導極點電容CP和外部反饋電阻R2所決定,則電流反饋型運算放大器的閉環(huán)帶寬與其閉環(huán)增益無關。因此如圖2所示,通過調(diào)節(jié)CW1的值來調(diào)整輸出信號的幅度,不影響AD8009的閉環(huán)增益帶寬。調(diào)節(jié)CW2,可使VOUT2為一無直流分量的正弦信號[6]。

圖3 4dB步進衰減電路的組成

3.3 信號衰減與增益模塊設計

衰減電路常用于電子儀器設備中,本設計中的衰減電路包括輸出衰減電路和輸入衰減電路[7]。由于被測網(wǎng)絡的增益不知道,為了防止增益過大,輸入信號不能太多,所以需要對信號源輸出的正弦信號進行衰減,主要是通過輸入衰減電路對被測信號進行衰減。

1) 4dB輸出衰減電路

在本設計中4dB步進衰減電路采用的是阻抗匹配衰減電路,如圖3所示,主要是由繼電器構成的開關電路,以及衰減量為-4dB、-8dB、-16dB和-32dB的Π型電阻網(wǎng)絡組成。

掃頻儀的測量精度與電阻網(wǎng)絡的衰減精度有很大關系,而電阻本身存在小的誤差,因此需對衰減網(wǎng)絡進行蒙特卡洛仿真以及最壞情況仿真,看其精度是否能夠滿足系統(tǒng)設計的需求[8]。

圖4 4dB衰減網(wǎng)絡蒙特卡洛仿真圖

在本設計中對每一級衰減器進行上述仿真以及誤差分析,通過計算可得每一級衰減器的誤差范圍。仿真結果顯示,單級衰減網(wǎng)絡的衰減范圍均在±0.2dB以下,而當信號經(jīng)過所有衰減網(wǎng)絡,即衰減值在-92dB時,其誤差范圍為-0.40dB～ +0.49dB之間,完全能夠滿足設計指標的要求。

2) 0.1dB輸出衰減電路

在設計指標中要求輸出信號按照0.1dB進行步進可調(diào),所以1dB～4dB衰減電路采用阻抗匹配衰減電路。這就對電阻衰減網(wǎng)絡的要求很高,特別是電阻的阻值和精度,因此1dB～4dB衰減電路此時不適合采用阻抗匹配衰減電路。本掃頻儀是充分利用了DDS芯片AD9854的內(nèi)部資源,使用AD9854的輸出波形鍵控(OSK)功能,采用其內(nèi)部的12位數(shù)字乘法器對輸出信號的幅度進行調(diào)節(jié)[9]。從而實現(xiàn)0.1dB步進可調(diào)。本設計中對AD9854內(nèi)部控制寄存器0x20中的OSKEN(bit5)進行設置來選擇12位數(shù)字乘法器。12位數(shù)字乘法器的設置與ADC轉(zhuǎn)換相似,正好對應著4095。進行不同的二進制編碼規(guī)則,就可以得到需要的0.1dB步進可調(diào)的幅度值。

3) +10dB輸入衰減和放大電路

輸入衰減電路同樣采用繼電器和Π型電阻網(wǎng)絡。使用電阻阻值與衰減量的對應關系如表1所示。

表1 實際電路中電阻網(wǎng)絡阻值與衰減量的對應關系

+10dB放大電路由AD8009組成的同相放大電路和相應大繼電器組成。

圖5 +10dB增益放大電路

由精度為1%的電阻和電流反饋型運算放大器放AD8009組成的+10dB增益電路,不僅具有很高的精度,而且具有很好的頻率特性。對該放大網(wǎng)絡進行誤差分析可得,其誤差范圍為+0.03dB～+0.28dB[10]。該+10dB放大網(wǎng)絡在20Hz～20MHz范圍內(nèi),信號的幅度幾乎沒有變化。而由圖5可以看出,+10dB放大電路具有很好的相頻特性,誤差可以控制在1°以內(nèi)。

設計中通過采用交流毫伏表對輸入衰減和增益放大電路進行測試。測試結果如表2所示。

表2 輸入衰減和增益電路測試結果

3.4 幅頻與相頻檢測模塊設計

幅度相位測量部分是本掃頻儀的核心部分,包括輸入衰減增益電路、幅度相位檢測電路、信號調(diào)理電路以及AD采樣電路,其系統(tǒng)硬件設計框圖如圖6所示。

圖6 幅度和相位檢測電路

輸入衰減增益電路的作用主要是對被測網(wǎng)絡輸出信號進行衰減或放大,從而增大了測試儀的動態(tài)測量范圍。其衰減增益范圍為-30dB～+10dB,步進為10dB。由于當被測網(wǎng)絡增益很大時,輸入到測試儀的信號幅度過大會造成測試儀的損壞,這時便需要減小被測網(wǎng)絡的輸入信號幅度。而信號過小則信躁比減小,從而影響測試結果。因此,加入輸入衰減功能可有效增大測試儀的測試范圍。

幅度相位檢測電路是整個幅度相位檢測部分的核心,乃至是整個掃頻儀的核心。設計中采用ADI公司的AD8302來實現(xiàn),該芯片具有幅度和相位同時檢測的功能。芯片AD8302內(nèi)部包含有兩個精密匹配的寬帶對數(shù)放大器、一個寬帶相位監(jiān)測器以及1.8V的精密基準源。AD8302輸入范圍相對50Ω阻抗匹配的系統(tǒng)為-60dBm～0dBm,可以將兩個輸入信號的幅值比轉(zhuǎn)換為對應的直流電壓,輸出電壓范圍為0V～1.8V,增益的動態(tài)范圍為-30dB～+30dB,需要注意的是,在兩個極點附近直流電壓值與輸入信號的幅度關系需要進行擬合和修正。同時也可以將兩個輸入信號的相位差也轉(zhuǎn)換直流電壓輸出,其輸出范圍同樣是0V～1.8V,測量相位差的范圍為0°～180°,在極點位置也是需要擬合和修正。

為使ADC采集到通帶穩(wěn)定的信號,保證增益相位的測量精度,由于AD8302相位檢測的輸出信號中混有高頻噪聲,故需采用低通濾波電路對AD8302相位檢測輸出信號進行濾波。

AD采樣電路使用的是STM32中集成的10位ADC,該ADC的最大轉(zhuǎn)換速率為500KSPS,參考電壓為3.3V,輸入電壓范圍為0V～3.3V,完全滿足系統(tǒng)的要求。并且由于使用處理器內(nèi)部集成的ADC,提高了CPU的利用率,大大節(jié)省了資源。

本系統(tǒng)中使用了2片AD8302來實現(xiàn)頻率特性檢測功能,因為單片AD8302只可以得到2路信號的相位差的絕對值,而無法得知相位差的符號。兩路電路連接基本一致,只是從INPB1輸入AD9854經(jīng)過2級放大和調(diào)整之后的Q路信號。

I路和Q路信號相互正交,2路信號相位差為90°,如果I路為余弦函數(shù),那么Q路為正弦函數(shù)。通過第1片AD8302可以知道2路信號的相位差的絕對值；再通過第2片AD8302得到相位差的符號。如圖所示,當外部信號與Q路信號相位差為0°時,第1片AD8302的VPHS輸出電壓值為1.8V,而第2片AD8302的VPHS輸出電壓值為900mV(對應的相位差為-90°)；當外部信號與I路信號相位差為90°時,第1片AD8302的VPHS輸出電壓值為900mV,而第2片AD8302的VPHS輸出電壓值為0V。依照以上規(guī)律,繪制出兩片AD8302的VPHS輸出電壓值之間的變化規(guī)律,這樣就實現(xiàn)了使用第2片AD8302實現(xiàn)輔助判斷相位差的符號的問題。當?shù)?片AD8302的VPHS輸出電壓大于900mV,則相位差的符號為負號；而當?shù)?片AD8302的VPHS輸出電壓小于900mV,則相位差的符號為正號。從圖7中可以清晰得出這個結論。

圖7 2片AD8302輸出電壓與信號相位差關系

3.5 STM32 控制設計

STM32F217是一款具有Cortex-M3內(nèi)核的32位低功耗微處理器。時鐘工作頻率是120MHz,可以支持片外Flash、SRAM、PSRAM、NOR及NANDFlash等存儲容量的擴展。自帶4個UART通信接口、3個最高速度可達30Mbit/s的SPI接口、2個CAN接口,以及支持USB2.0的OTG接口,同時,STM32F217內(nèi)部集成3個12位的模數(shù)轉(zhuǎn)換器ADC,功耗低,便于應用于高速高性能的場合。本設計中以STM32為主要控制器,控制的功能包括按鍵功能控制、模數(shù)轉(zhuǎn)換控制、液晶顯示器控制以及數(shù)據(jù)處理和修正控制等部分。

3.6 LCD液晶顯示及按鍵設計

LCD采用群創(chuàng)7寸液晶屏AT070TN90,該產(chǎn)品非常適合需要高分辨率的應用場合,在本設計中負責顯示頻率特性曲線、工作菜單及系統(tǒng)掃頻參數(shù)。系統(tǒng)使用鍵盤芯片CH450組成鍵盤單元。CH450使用標準IIC接口,只需要3根線就可以實現(xiàn)和CPU的通信。當有效的按鍵動作產(chǎn)生之后,CH450會判斷出哪個鍵按下,然后將該鍵值存儲到內(nèi)部寄存器中,同時INT引腳輸出低電平,以此通知CPU有按鍵動作,隨后CPU啟動IIC總線,將按鍵的數(shù)值讀出來。

4 系統(tǒng)軟件設計

4.1 STM32主控制流程

微處理器上電后首先初始化,然后等待用戶輸入按鍵。當有按鍵被按下時,控制器會對按鍵操作做出反應。設計中采用的主要思路是: 1) 對于狀態(tài)轉(zhuǎn)移采用有限狀態(tài)機的方式進行響應。 2) 采用全局變量來設置按鍵操作。系統(tǒng)狀態(tài)如圖8所示。

圖8 系統(tǒng)狀態(tài)轉(zhuǎn)換圖

4.2 DDS信號源控制流程

系統(tǒng)使用并行方式來控制AD9854工作,將相關的配置寫入到AD9854的內(nèi)部寄存器中。主要是AD9854點頻和線性掃頻操作。AD9854電頻操作步驟是: 1)AD9854復位。 2) 設定AD9854的工作模式為Singletone,I/OUDCLK為外部輸入。 3) 設定系統(tǒng)時鐘。 4) 寫入頻率數(shù)據(jù)到FTW1。 5) 利用I/OUDCLK讓寫入數(shù)據(jù)生效。AD9854線性掃頻操作步驟: 1) 設置AD9854工作模式為Chrip,設置CLRACC1,設置I/OUDCLK為外部輸入。 2) 設置系統(tǒng)時鐘。 3) 設定掃頻信號的起始頻率點F1。 4) 設定掃頻信號的步進頻率DFW。 5) 設定掃頻信號在每個中間頻率點停留的時間長度RAMPRATE。 6) 利用I/OUDCLK讓寫入數(shù)據(jù)生效。

圖9 DDS信號源控制流程

5 系統(tǒng)校準與測試

完整的頻率特性測試儀包括主板、LCD顯示屏以及鍵盤。系統(tǒng)的整體實物俯視如圖10所示。

圖10 系統(tǒng)實物圖

5.1 系統(tǒng)校準

由于系統(tǒng)的輸入輸出部分本身的頻率特性會影響測得的測試網(wǎng)絡的頻率特性,因此在接入測試網(wǎng)絡進行測試之前,需對系統(tǒng)進行校準。在本測試儀中采用了歸一化技術對系統(tǒng)的輸入與輸出部分進行校準。先不接入被測網(wǎng)絡,而是將系統(tǒng)的輸出端與輸入端相接,這樣便可測出系統(tǒng)本身的傳輸特性(傳輸頻響以及反射頻響等特性),通過計算得到相應的校準系數(shù)。輸入到被測網(wǎng)絡,測得一組頻率特性的數(shù)據(jù),經(jīng)過運算之后,減去校準時測得的標量校準系數(shù),然后重新進行適當?shù)囟?這時所得的結果就是被測網(wǎng)絡的真正的頻率特性。

5.2 系統(tǒng)測試

測試網(wǎng)絡采用一階無源RC低通濾波網(wǎng)絡,其電路圖如圖所示。測試過程中,取R=2KΩ,C=33pF,則計算可得fc=2.413MHz。

圖11 RC低通濾波網(wǎng)絡

在系統(tǒng)測試中,測試圖形如圖12所示。

圖12 (a)被測網(wǎng)絡幅頻特性

圖12 (b)被測網(wǎng)絡相頻特性

被測網(wǎng)絡幅頻特性曲線與相頻特性曲線分別與仿真一致,頻率特性測試儀顯示截止頻率為2.50418MHz,此點處相移為-45.12°,基本上證明了系統(tǒng)的正確性。

6 結語

設計中采用AD9854產(chǎn)生DDS信號源信號,并配置其內(nèi)部的12位數(shù)字乘法器實現(xiàn)更為精確的0.1dB步進的衰減網(wǎng)絡,使用電流反饋型運算放大器AD8009作為信號調(diào)理及放大電路,利用AD8302實現(xiàn)幅度相位檢測。實際測試表明,該掃頻儀具有成本低,誤差小,維護方便等特點,可滿足工程和教學中的頻率特性測試需要,具有廣泛的應用前景。

[1] 孫超,林占江. 基于DDS的雷達任意波形信號源的研究[J].電子測量與儀器學報,2008,22(2):31-35.

[2] 姚志紅,宋壽濤,胡曉婷.基于STM32的光功率計的設計[J].電子測量技術,2015,38(11):126-130.

[3] 孫鵬,胡兵,王育生.基于嵌入式系統(tǒng)便攜式掃頻儀的設計[J].現(xiàn)代電子技術,2010,313(2):31-33.

[4] 劉旺鎖,吉順祥,陳冬.基于虛擬儀器的掃頻儀的設計與實現(xiàn)[J].電子測量技術,2007,30(9):78-80.

[5] 牟光紅,李廷軍.基于AD8302的阻抗測量系統(tǒng)設計[J].儀表技術與傳感器,2015,52(4):61-64.

[6] 劉靜,馬彥恒.基于AD8302的高精度幅相檢測系統(tǒng)的設計[J].計算機測量與控制,2011,19(2):253-255.

[7] 尚凡,李帥.通用魚雷合作聲信標信號發(fā)生器設計與實現(xiàn)[J].艦船電子工程,2015,35(12):138-142.

[8] 劉文豹,彭浩.基于AD8302的相位差測量系統(tǒng)的改進與設計[J].電子產(chǎn)品世界,2014,45(1):45-46.

[9] 康華光.電子技術基礎(模擬部分)[M].北京:高等教育出版社,2014:156.

[10] 馬知遠,范越,劉豪.低頻頻率特性測試儀的設計與實現(xiàn)[J].黃石理工學院學報,2011,27(4):10-14.

Design of Digital Frequency Characteristics Tester Based on STM32

CHEN Congcong1,2XI Zemin1ZHANG Wencheng2YAN Xiaoping2

The paper describes the principle and implementation method of low-frequency digital frequency characteristics tester is based on STM32, and gives the calibration methods and testing methods. The digital frequency characteristics tester takes STM32 as microprocessor, DDS signal source signal is produced by the AD9854, and configure itsinternal 12-bit digital multiplier to achieve more precise 0.1dB stepping attenuation network.Itusesa current feedback opamps AD8009 as a signal conditioning and amplification circuit to realize the magnitude of the phase detectorby AD8302. Practical tests show that the tester has low cost, small error, easy maintenance, engineering and teaching to meet the needs of frequency characteristic testing. It has broad application prospects.

STM32, digital frequency characteristics tester, AD8302, amplitude-frequency characteristics

2016年6月11日,

2016年7月29日

陳聰聰,女,碩士研究生,助理工程師,研究方向:嵌入式開發(fā)技術。

TH741

10.3969/j.issn.1672-9730.2016.12.033