基于FPGA和Nios系統(tǒng)設(shè)計(jì)的智能電子測(cè)試儀器

張 良,葛榮駿，張志釗，馬義德

(蘭州大學(xué) 電路與系統(tǒng)研究所，甘肅蘭州 730000 )

基于FPGA和Nios系統(tǒng)設(shè)計(jì)的智能電子測(cè)試儀器

張 良,葛榮駿，張志釗，馬義德

(蘭州大學(xué) 電路與系統(tǒng)研究所，甘肅蘭州 730000 )

介紹了一款以FPGA和NIOS系統(tǒng)為核心設(shè)計(jì)的智能電子測(cè)試儀器。該儀器主要圍繞友晶公司的Altera DE2-70開發(fā)板進(jìn)行開發(fā)，借助直接數(shù)字頻率合成(DDS)技術(shù)與FPGA芯片的可編程、易修改的特性，實(shí)現(xiàn)了正弦波、余弦波、三角波、方波、鋸齒波5種基礎(chǔ)波形與AM、FM、2ASK、2PSK 4種調(diào)制信號(hào)的輸出，并且在LCD液晶屏上實(shí)時(shí)顯示輸出波形。此外，對(duì)于外部反饋信號(hào)，系統(tǒng)利用NiosⅡ嵌入式微處理器對(duì)信號(hào)做進(jìn)一步的處理，例如波形的幅度變換、頻率測(cè)量、電壓測(cè)量和幅頻特性分析等。該智能電子測(cè)試儀器實(shí)現(xiàn)了波形發(fā)生器、數(shù)字示波器、掃頻儀、頻率計(jì)、電壓表等多種儀器在功能上的綜合，是智能儀器儀表設(shè)計(jì)的一次全新的嘗試。

FPGA；NiosⅡ；智能儀器；波形發(fā)生器

0 引言

隨著社會(huì)科技水平的不斷發(fā)展，越來越多的企業(yè)、學(xué)校和個(gè)人都參與到電子產(chǎn)品設(shè)計(jì)與制作的工作中來，而電子測(cè)量?jī)x器是從事電子設(shè)計(jì)工作時(shí)必不可少的工具，因此，對(duì)電子測(cè)量?jī)x的研究也一直是電子設(shè)計(jì)領(lǐng)域的熱門話題[1-4]。

目前，國(guó)內(nèi)外對(duì)于電子測(cè)量?jī)x器的研究已經(jīng)非常成熟，以泰克、安捷倫、惠普為首的公司也推出了很多高性能的電子測(cè)量?jī)x器。然而，這些儀器雖然性能出眾，但是價(jià)格十分昂貴且性能單一，人們從事電子設(shè)計(jì)時(shí)往往需要配備多臺(tái)儀器，這無疑極大地增加了電子產(chǎn)品的設(shè)計(jì)成本。同時(shí)，許多公司在設(shè)計(jì)電子測(cè)量?jī)x器時(shí)為了追求單一設(shè)計(jì)指標(biāo)的高性能，使用大量?jī)r(jià)格昂貴、體積龐大的模擬電路，造成許多儀器體積龐大且操作不智能，這也增加了從事電子設(shè)計(jì)的學(xué)習(xí)負(fù)擔(dān)。

基于以上背景，本文設(shè)計(jì)了一款基于FPGA和NIOS系統(tǒng)的智能電子測(cè)試儀器。本儀器綜合了波形發(fā)生器、數(shù)字存儲(chǔ)示波器、掃頻儀、頻率計(jì)、電壓表等多種儀器的功能，在功能上涵蓋了電路設(shè)計(jì)所需的輸入信號(hào)激勵(lì)和輸出信號(hào)處理，能夠獨(dú)立完成一些復(fù)雜實(shí)驗(yàn)，簡(jiǎn)化了操作步驟，降低了實(shí)驗(yàn)成本，為智能儀器設(shè)計(jì)提供了一個(gè)全新的思路。

1 系統(tǒng)的功能描述

本文以友晶公司設(shè)計(jì)的DE2-70[5]開發(fā)平臺(tái)為核心，結(jié)合FPGA內(nèi)嵌NiosⅡ微處理器設(shè)計(jì)了一款智能電子測(cè)試儀器。本儀器具備以下功能：

(1)豐富的波形輸出功能

本系統(tǒng)能夠輸出正弦波、余弦波、三角波、方波、鋸齒波5種基礎(chǔ)波形，以及AM(調(diào)幅信號(hào))、FM(調(diào)頻信號(hào))、2ASK(二進(jìn)制振幅鍵控信號(hào))、2PSK(二進(jìn)制相位鍵控信號(hào))4種調(diào)制波形。同時(shí)系統(tǒng)能夠接收外部調(diào)制信號(hào)參與調(diào)制。

(2)靈活的掃頻輸出功能

借助NiosⅡ微處理器強(qiáng)大的控制能力，本系統(tǒng)能夠在 10 Hz～10 MHz頻率范圍內(nèi)連續(xù)輸出正弦掃頻信號(hào)，借助系統(tǒng)的信息處理能力，能夠?qū)ν獠勘粶y(cè)網(wǎng)絡(luò)進(jìn)行幅頻特性分析。其中掃頻信號(hào)的起始頻率、終止頻率、頻率間隔等參數(shù)可預(yù)置。

(3)精準(zhǔn)的電壓和頻率測(cè)量功能

本系統(tǒng)能夠測(cè)量1 Hz～10 MHz的頻率范圍內(nèi)的周期波形的頻率值和電壓值。頻率測(cè)量采用全同步等精度測(cè)量技術(shù)[6-7]，具有較高的測(cè)量精度(優(yōu)于10-6)。電壓測(cè)量采用數(shù)字峰值檢波技術(shù)[8]，具有較高的測(cè)量穩(wěn)定性，避免了復(fù)雜的模擬電路帶來的不穩(wěn)定性和飄移帶來的測(cè)量精度不高的影響。

(4)智能的輸入波形輸出波形顯示功能

本系統(tǒng)不僅能夠在LCD液晶屏上實(shí)時(shí)顯示輸出信號(hào)的波形、頻率等信息，借助信號(hào)反饋網(wǎng)絡(luò)，同時(shí)能夠顯示被測(cè)信號(hào)的波形、頻率、幅度等信息。這樣的設(shè)計(jì)方便人們?cè)趶氖码娮釉O(shè)計(jì)時(shí)能夠同時(shí)觀察輸入端和輸出端的波形、頻率、幅度等參數(shù)的變化。

根據(jù)以上對(duì)儀器功能的分析，本儀器的系統(tǒng)整體功能框圖如圖1所示。

圖1 系統(tǒng)整體功能框圖

2 系統(tǒng)的結(jié)構(gòu)設(shè)計(jì)

通過對(duì)智能電子測(cè)試儀器的具體功能進(jìn)行分析，將整個(gè)系統(tǒng)劃分成3個(gè)子系統(tǒng)，分別為信號(hào)激勵(lì)子系統(tǒng)、反饋處理子系統(tǒng)和嵌入式微控制子系統(tǒng)。

2.1 信號(hào)激勵(lì)子系統(tǒng)

信號(hào)激勵(lì)子系統(tǒng)的工作流程如圖2所示。首先，子系統(tǒng)接收來自微控制子系統(tǒng)的頻率控制字，借助直接數(shù)字頻率合成技術(shù)(DDS技術(shù))[1]在FPGA內(nèi)部通過Verilog硬件邏輯語言產(chǎn)生正弦波、余弦波、三角波、方波、鋸齒波5種基礎(chǔ)波形[7]。然后以余弦波為載波，以正弦波為調(diào)制信號(hào)或通過調(diào)制信號(hào)產(chǎn)生模塊接收外部輸入的調(diào)制信號(hào)，借助相關(guān)算法產(chǎn)生AM和FM兩種調(diào)制波形。同時(shí)以方波為基帶信號(hào)或通過基帶信號(hào)產(chǎn)生模塊接收外部輸入的基帶信號(hào)，借助相關(guān)算法產(chǎn)生ASK和FSK兩種編碼信號(hào)。最后通過輸出波形選擇模塊來輸出這些激勵(lì)信號(hào)[8]。

圖2 信號(hào)激勵(lì)了系統(tǒng)

2.2 反饋處理子系統(tǒng)

反饋處理子系統(tǒng)的工作流程如圖3所示。在嵌入式微控制子系統(tǒng)的控制下，采樣時(shí)鐘模塊首先產(chǎn)生一個(gè)預(yù)置的采樣時(shí)鐘，控制AD采樣電路的采樣速率。然后系統(tǒng)將反饋信號(hào)的波形數(shù)據(jù)通過FIFO緩存讀取到FPGA中，再分別對(duì)其進(jìn)行數(shù)字峰值檢波和波形存儲(chǔ)，將處理結(jié)果發(fā)送到NiosⅡ微處理器中，實(shí)現(xiàn)波形的存儲(chǔ)顯示和電壓測(cè)量功能。

圖3 反饋處理子系統(tǒng)

波形變換電路首先將具有周期性質(zhì)的反饋信號(hào)變換成同頻率的方波信號(hào)并將其輸入到頻率變換模塊，通過控制采樣時(shí)鐘產(chǎn)生模塊，使其產(chǎn)生的采樣信號(hào)為被測(cè)信號(hào)的整數(shù)倍，這樣使得不同頻率的信號(hào)在液晶上可以顯示相同的周期數(shù)。最后，采用全同步的等精度測(cè)頻法對(duì)變換后的方波信號(hào)進(jìn)行測(cè)頻。此外，采用一個(gè)標(biāo)準(zhǔn)時(shí)鐘信號(hào)進(jìn)行頻率校準(zhǔn)，最終實(shí)現(xiàn)頻率測(cè)量功能。

圖5 FPGA硬件設(shè)計(jì)RTL視圖

2.3 嵌入式微控制子系統(tǒng)

嵌入式微控制子系統(tǒng)的工作流程圖如圖4所示。子系統(tǒng)的主要功能是通過矩陣鍵盤輸入人機(jī)交互信息，再通過數(shù)據(jù)輸入和輸出總線控制其他子系統(tǒng)，最終在7英寸LCD液晶上進(jìn)行數(shù)據(jù)顯示。

圖4 嵌入式微控制子系統(tǒng)

通過對(duì)智能電子測(cè)試儀器的系統(tǒng)結(jié)構(gòu)進(jìn)行分析，明確了整個(gè)系統(tǒng)的硬件設(shè)計(jì)目標(biāo)。其中信號(hào)激勵(lì)子系統(tǒng)的波形發(fā)生模塊、反饋處理子系統(tǒng)的信號(hào)處理模塊和嵌入式微控制子系統(tǒng)的控制轉(zhuǎn)換模塊均采用基于Verilog的FPGA硬件邏輯語言實(shí)現(xiàn)。最終FPGA硬件設(shè)計(jì)的RTL視圖如圖5所示。

3 系統(tǒng)的軟件設(shè)計(jì)

嵌入式微控制子系統(tǒng)的核心是來自FPGA內(nèi)部的NiosⅡ微控制處理器。整個(gè)NiosⅡ微控制處理器的軟件工作流程如圖6所示。

首先，NiosⅡ接收來自矩陣鍵盤的輸入控制信息，這些控制信息包括：系統(tǒng)的波形輸出模式、正弦波掃頻的掃描頻率間隔及中斷控制、基礎(chǔ)波形輸出的波形類型和輸出頻率、調(diào)制信號(hào)的產(chǎn)生方式和調(diào)制度、基帶信號(hào)的產(chǎn)生方式、AD采樣時(shí)鐘頻率和LCD液晶顯示界面的的波形顯示模式等信息。然后，NiosⅡ?qū)⑦@些控制信息通過輸出數(shù)據(jù)總線發(fā)送到各個(gè)模塊，使各模塊正常工作。同時(shí)，NiosⅡ也通過輸入數(shù)據(jù)總線接收各個(gè)模塊的反饋信息，這些信息包括：輸出端的波形信息、采樣時(shí)鐘的頻率、輸入信號(hào)的波形、電壓最大值和最小值和頻率信息。最終，NiosⅡ微控制處理器將這些信息顯示在外接的7英寸LCD液晶顯示器上。

4 系統(tǒng)的測(cè)試與分析

本文設(shè)計(jì)的基于FPGA和Nios系統(tǒng)設(shè)計(jì)的智能電子測(cè)試儀器的實(shí)際工作效果如圖7所示。

為了檢測(cè)智能電子測(cè)試儀器系統(tǒng)波形輸出功能的穩(wěn)定性和測(cè)量功能的準(zhǔn)確性，借助一臺(tái)由泰克公司生產(chǎn)的數(shù)字示波器(型號(hào)：Tektronix TDS 2022B)來對(duì)其進(jìn)行測(cè)試。

表1是以正弦波為代表，借助示波器檢測(cè)本儀器輸出信號(hào)的頻率和幅度的穩(wěn)定性與輸入信號(hào)頻率和幅度測(cè)量的準(zhǔn)確性的部分測(cè)量結(jié)果。

測(cè)量結(jié)果表明，本儀器采用全同步的等精度頻率測(cè)量技術(shù)，頻率的有效測(cè)量范圍與測(cè)量精度相較于傳統(tǒng)儀器有較大的提高。波形輸出的3 dB帶寬為1 Hz～22 MHz，波形在100 Hz～10 MHz

的輸出頻率范圍內(nèi)，具有良好的幅度穩(wěn)定性。相較于傳統(tǒng)的二極管峰值檢波幅度測(cè)量方式，本儀器采用數(shù)字峰值檢波的幅度測(cè)量方式，具有較高的測(cè)量精度與穩(wěn)定性。

5 結(jié)論

本系統(tǒng)外圍電路簡(jiǎn)單、體積小巧、操作方便，各種功能采用模塊化思路集成在一起，可以根據(jù)用戶需求隨意增減功能模塊，也能根據(jù)不同設(shè)計(jì)需求改變各功能模塊的技術(shù)指標(biāo)，與傳統(tǒng)電子儀器相比更加智能和靈活。

系統(tǒng)注重多種功能的綜合，減少了實(shí)驗(yàn)所需的儀器數(shù)量，降低了實(shí)驗(yàn)成本，非常適合于沒有足夠成本建立大型實(shí)驗(yàn)室且對(duì)于性能指標(biāo)沒有極高追求的中小型企業(yè)和個(gè)人，以及剛剛接觸電子設(shè)計(jì)的高校學(xué)生。

圖6 NIOS微控制子處理器軟件工作流程圖

圖7 智能電子測(cè)試儀器實(shí)驗(yàn)效果圖

表1 智能電子測(cè)試儀器性能測(cè)試

[1] 趙茂泰．智能儀器原理及應(yīng)用(第3版)[M]．北京：電子工業(yè)出版社，2009.

[2] 陳尚松．電子測(cè)量與儀器(第2版)[M]．北京：電子工業(yè)出版社，2007.

[3] 王媛媛．基于FPGA的數(shù)字秒表設(shè)計(jì)與實(shí)現(xiàn)[J]．微型機(jī)與應(yīng)用,2014，33(5):23-26.

[4] 吳征,蘇淑靖．基于FPGA+PWM的多路信號(hào)發(fā)生器設(shè)計(jì)[J]．電子技術(shù)應(yīng)用，2014,40(3):38-40,44.

[5] 張志剛．FPGA與SOPC設(shè)計(jì)教程—DE2實(shí)踐[M]．西安：西安電子科技大學(xué)出版社，2007.

[6] 劉德亮，王竹林，尉廣軍．基于FPGA高精度頻率測(cè)量?jī)x的設(shè)計(jì)[J]．河北工業(yè)科技，2010(1): 29-31.

[7] 包本剛．基于FPGA的全同步數(shù)字頻率計(jì)的設(shè)計(jì)[D]．長(zhǎng)沙：湖南大學(xué)，2007.

[8] 石明江，顧亞雄，何道青．基于FPGA的手持式數(shù)字存儲(chǔ)示波器峰值采樣技術(shù)[J]．儀器儀表，2009(4)：6-8.

張良(1990-)，通信作者，男，碩士，主要研究方向：嵌入式系統(tǒng)。E-mail：490839454@qq.com。

葛榮駿(1992-)，男，碩士，主要研究方向：嵌入式系統(tǒng)。

張志釗(1991-)，男，碩士，主要研究方向：電路與系統(tǒng)。

Design of intelligent electronic test equipment based on FPGA and Nios systems

Zhang Liang, Ge Rongjun, Zhang Zhizhao, Ma Yide

(The Institute of Circuits and Systems, Lanzhou University, Lanzhou 730000, China)

This article describes a system with FPGA and NIOS core design of intelligent electronic test equipment.The system is mainly around Terasic company Altera DE2-70 development board to develop,using direct digital frequency synthesis (DDS) technology and FPGA chip programmable easy to modify features to enable the sine, cosine, triangle, square wave and sawtooth basic waveforms and AM, FM, 2ASK and 2PSK modulated signal output, and display the output waveform in real time on the LCD screen. In addition, for external feedback signal, the system uses an embedded microprocessor Nios Ⅱ for further processing, such as waveform display width conversion, frequency measurement, voltage measurement and frequency characteristics analysis.The intelligent electronic test equipment achieves a waveform generator, digital oscilloscopes, sweep, frequency meter, voltmeter, and other instruments integrated in functionality, it’s a new attempt of smart instrumentation design.

FPGA；NiosⅡ；intelligent instrumentation；waveform generator

TP216

A

1674-7720(2016)04-0050-04

張良,葛榮駿，張志釗，等．基于FPGA和NIOS系統(tǒng)設(shè)計(jì)的智能電子測(cè)試儀器[J] .微型機(jī)與應(yīng)用，2016，35(4)：50-53，56.

2015-09-29)