寬帶雷達(dá)信號(hào)的低雜散采樣系統(tǒng)研究*

王 龍 潘明海 宋 聶

(1．雷達(dá)成像與微波光子技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室(南京航空航天大學(xué))，南京，210016；2．南京航空航天大學(xué)民航飛行學(xué)院，南京，210016)

?

寬帶雷達(dá)信號(hào)的低雜散采樣系統(tǒng)研究*

王 龍1潘明海1宋 聶2

(1．雷達(dá)成像與微波光子技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室(南京航空航天大學(xué))，南京，210016；2．南京航空航天大學(xué)民航飛行學(xué)院，南京，210016)

為了實(shí)現(xiàn)寬帶雷達(dá)系統(tǒng)中雷達(dá)信號(hào)的低失真采集與處理，研究并設(shè)計(jì)了具有幅相誤差校正功能的寬帶低雜散采樣系統(tǒng)。該系統(tǒng)采用寬帶模數(shù)轉(zhuǎn)換(Analog to digital converter， ADC)器件和高性能可編程邏輯陣列(Field programmable gate array, FPGA)的實(shí)現(xiàn)方案，并從低抖動(dòng)采樣時(shí)鐘、低噪聲電源和防串?dāng)_等方面進(jìn)行了低雜散最優(yōu)方案研究。為了改善系統(tǒng)的帶內(nèi)傳輸特性，利用優(yōu)化算法設(shè)計(jì)了有限長(zhǎng)沖激響應(yīng)(Finite impulse response，F(xiàn)IR)數(shù)字校準(zhǔn)濾波器。最后對(duì)設(shè)計(jì)的系統(tǒng)進(jìn)行實(shí)驗(yàn)測(cè)試，結(jié)果表明系統(tǒng)瞬時(shí)帶寬達(dá)到800 MHz以上，采樣率1.8 GS/s，量化位數(shù)8位、雜散電平-50 dBc，性能指標(biāo)滿(mǎn)足系統(tǒng)在寬帶雷達(dá)信號(hào)獲取、寬帶雷達(dá)目標(biāo)成像和寬帶雷達(dá)目標(biāo)回波重構(gòu)等領(lǐng)域的應(yīng)用。

寬帶采樣系統(tǒng)；低雜散；幅相校正；FIR濾波器

引 言

由于超寬帶雷達(dá)的高分辨率特性以及多功能、多目標(biāo)探測(cè)、跟蹤、識(shí)別和成像的能力，超寬帶雷達(dá)越來(lái)越受到人們關(guān)注[1]。超寬帶雷達(dá)研制中的關(guān)鍵技術(shù)之一便是實(shí)現(xiàn)寬帶雷達(dá)信號(hào)的高速采樣和實(shí)時(shí)存儲(chǔ)。隨著高速采樣器件以及高性能可編程邏輯器件的快速發(fā)展，高速數(shù)字采樣系統(tǒng)的研究進(jìn)入新的階段[2]，在追求高寬帶的同時(shí)，降低系統(tǒng)的雜散電平，提高系統(tǒng)的抗干擾能力[3]。從信號(hào)采樣系統(tǒng)的信號(hào)帶寬、采樣精度和雜散電平等核心指標(biāo)對(duì)現(xiàn)階段系統(tǒng)的研究現(xiàn)狀進(jìn)行分析可以看出，由于高速率信號(hào)采樣中的信號(hào)完整性問(wèn)題以及硬件器件的限制，系統(tǒng)還無(wú)法實(shí)現(xiàn)各項(xiàng)指標(biāo)較高的水平，如文獻(xiàn)[4]中的采樣系統(tǒng)帶寬很寬，采樣率達(dá)3.4 GS/s，但采樣精度只有3位，雜散電平低于20 dBc；文獻(xiàn)[5]研究的高精度信號(hào)采集系統(tǒng)量化位數(shù)14位，但采樣率只有100 MS/s。目前可以看到的高速信號(hào)采樣系統(tǒng)無(wú)法同時(shí)達(dá)到采樣率和采樣精度都很高的性能指標(biāo)，大多是根據(jù)用途而偏向于其中一個(gè)指標(biāo)的提高。在超寬帶雷達(dá)系統(tǒng)應(yīng)用中往往同時(shí)要求高帶寬和高精度的系統(tǒng)性能，因此對(duì)超寬帶雷達(dá)信號(hào)的高精度采樣研究將是熱門(mén)并且具有實(shí)際應(yīng)用價(jià)值的工作。本文針對(duì)超寬帶雷達(dá)應(yīng)用中的這一需求，對(duì)寬帶雷達(dá)信號(hào)的低雜散采樣系統(tǒng)進(jìn)行研究，以達(dá)到系統(tǒng)帶寬、采樣精度和雜散電平等指標(biāo)的綜合提高。

本文利用ADC采樣器件和FPGA可編程邏輯器件設(shè)計(jì)了低雜散的寬帶雷達(dá)信號(hào)高速采樣系統(tǒng)，實(shí)現(xiàn)了對(duì)50～850 MHz寬帶中頻信號(hào)的高速采樣和存儲(chǔ)。為了在單個(gè)集成電路板上實(shí)現(xiàn)復(fù)雜、高度集成和高速高性能的信號(hào)采集和處理系統(tǒng)，本文采用高速采樣電路低雜散設(shè)計(jì)，并通過(guò)數(shù)字域校準(zhǔn)技術(shù)進(jìn)一步改善系統(tǒng)的幅相傳輸特性。本系統(tǒng)的性能指標(biāo)滿(mǎn)足系統(tǒng)在寬帶雷達(dá)信號(hào)獲取、寬帶雷達(dá)目標(biāo)成像和寬帶雷達(dá)目標(biāo)回波重構(gòu)等領(lǐng)域的應(yīng)用。

1 寬帶低雜散采樣系統(tǒng)設(shè)計(jì)

為了實(shí)現(xiàn)高速、寬帶和低雜散的高性能雷達(dá)信號(hào)采樣系統(tǒng)，在系統(tǒng)設(shè)計(jì)中除了充分考慮器件性?xún)r(jià)比、電路系統(tǒng)尺寸和系統(tǒng)整體性?xún)r(jià)比外，重點(diǎn)研究了系統(tǒng)的低雜散采樣設(shè)計(jì)。

1.1 寬帶低雜散采樣系統(tǒng)的方案

為了實(shí)現(xiàn)對(duì)寬帶雷達(dá)信號(hào)的高速采集，本文在設(shè)計(jì)中采用高性能的ADC采樣器件和FPGA信號(hào)處理器件，以雙通道采樣[6]和多路并行傳輸?shù)募夹g(shù)方案來(lái)實(shí)現(xiàn)。系統(tǒng)的設(shè)計(jì)原理如圖1所示。

圖1 寬帶雷達(dá)信號(hào)低雜散采樣系統(tǒng)原理Fig.1 Schematic block diagram of low spurious sampling system for wideband radar signal

為了實(shí)現(xiàn)對(duì)800 MHz帶寬信號(hào)以1.8 GS/s速度進(jìn)行采樣，本文采取雙通道采樣技術(shù)，在時(shí)鐘上升沿對(duì)I通道信號(hào)采樣，在時(shí)鐘下降沿對(duì)Q通道信號(hào)進(jìn)行采樣，從而對(duì)時(shí)鐘速度要求降為原來(lái)的一半，大大降低了硬件電路中時(shí)鐘信號(hào)管理和傳輸?shù)膲毫Α．?dāng)系統(tǒng)工作在單通道采樣模式時(shí)，每個(gè)通道單獨(dú)采集雷達(dá)信號(hào)，信號(hào)帶寬降為400 MHz，但能同時(shí)處理具有正交性的兩路信號(hào)，同時(shí)得到信號(hào)的幅度和相位，滿(mǎn)足更多場(chǎng)合的應(yīng)用。

在系統(tǒng)的ADC單元和FPGA單元間的數(shù)據(jù)傳輸中，數(shù)據(jù)速度達(dá)到1.8 GS/s，如此高的速度使得信號(hào)傳輸?shù)臏?zhǔn)確性很難保證，信號(hào)線(xiàn)之間的串?dāng)_以及PCB布線(xiàn)失誤在高速信號(hào)傳輸中的影響將會(huì)表現(xiàn)得十分突出，高速度成為系統(tǒng)設(shè)計(jì)中的一大難題。在本文設(shè)計(jì)中，采取4條數(shù)據(jù)總線(xiàn)并行傳輸?shù)募夹g(shù)方案，以原來(lái)速度的1/4實(shí)現(xiàn)在ADC單元和FPGA單元之間1.8 GS/s信號(hào)的低失真快速傳輸。在FPGA中為了實(shí)現(xiàn)對(duì)4路450 MS/s信號(hào)的處理及存儲(chǔ)，系統(tǒng)采用1:4串并轉(zhuǎn)換的技術(shù)方案，使得信號(hào)速度再次降為1/4，從而解決了本設(shè)計(jì)選用FPGA器件300MHz數(shù)據(jù)處理速度的限制，但是付出了增加硬件資源的代價(jià)。

1.2 寬帶采樣系統(tǒng)的低雜散設(shè)計(jì)

評(píng)價(jià)寬帶采樣系統(tǒng)性能的重要指標(biāo)之一就是系統(tǒng)的雜散特性。一般情況下隨著系統(tǒng)處理帶寬和采樣速率的提高，系統(tǒng)的雜散性能會(huì)不斷惡化，因此在寬帶高采樣率采樣系統(tǒng)設(shè)計(jì)中的關(guān)鍵之一就是降低采樣系統(tǒng)雜散。影響采樣系統(tǒng)雜散的主要因素有采樣時(shí)鐘的抖動(dòng)[7,8]、電源引入的噪聲以及高速率信號(hào)傳輸時(shí)的串?dāng)_以及抖動(dòng)失真等。本文在采樣系統(tǒng)的硬件設(shè)計(jì)中，結(jié)合產(chǎn)生雜散的主要原因進(jìn)行設(shè)計(jì)，使得系統(tǒng)的雜散性能進(jìn)一步提高。

1.2.1 低抖動(dòng)采樣時(shí)鐘設(shè)計(jì)

寬帶高速采樣系統(tǒng)對(duì)采樣時(shí)鐘非常敏感，但由于采樣時(shí)鐘產(chǎn)生電路存在熱噪聲、相位噪聲等，所以采樣時(shí)鐘肯定存在抖動(dòng)。根據(jù)文獻(xiàn)[9,10]對(duì)不同分布、不同形式噪聲產(chǎn)生時(shí)鐘抖動(dòng)對(duì)采樣系統(tǒng)性能的分析，可以得到性噪比SNR與時(shí)鐘抖動(dòng)tjitter的關(guān)系式

(1)

(2)

故可以得到時(shí)鐘抖動(dòng)的表達(dá)式

(3)

根據(jù)時(shí)域抖動(dòng)與頻域相位噪聲的對(duì)應(yīng)關(guān)系，也可以得到采樣時(shí)鐘相位噪聲的表達(dá)式

(4)

1.2.2 高效低噪聲電源設(shè)計(jì)

隨著寬帶高速采樣系統(tǒng)分辨率的提高，系統(tǒng)對(duì)噪聲也更加敏感，系統(tǒng)分辨率每提高一位，系統(tǒng)對(duì)噪聲敏感度就會(huì)提高一倍。因此，對(duì)于ADC采樣系統(tǒng)設(shè)計(jì)，必須考慮一個(gè)常常被遺忘的噪聲源——電源噪聲，如果系統(tǒng)電源噪聲嚴(yán)重，則此噪聲會(huì)提高轉(zhuǎn)換器噪底，從而限制整個(gè)系統(tǒng)雜散的降低。

開(kāi)關(guān)穩(wěn)壓器由于很高的電壓轉(zhuǎn)換效率(通常90%以上)獲得廣泛應(yīng)用，但帶來(lái)的問(wèn)題是噪聲會(huì)通過(guò)電源紋波直接耦合到轉(zhuǎn)換器，從而影響ADC轉(zhuǎn)換性能。結(jié)合低壓差線(xiàn)性穩(wěn)壓器(Low dropout regulator, LDO)低紋波和低噪聲的良好性能以及低效率的缺點(diǎn)(通常為30%～50%)，通常采用LDO和DC-DC相結(jié)合的設(shè)計(jì)方法。例如需要將5 V的輸入電壓降壓到1.5 V的電壓，可以先使用DC-DC將5 V電壓降到1.8 V，再采用LDO將1.8 V降到1.5 V，通過(guò)LDO和DC-DC兩級(jí)變壓設(shè)計(jì)，可以有效提高變壓效率，降低電源噪聲。

在電源設(shè)計(jì)中，為了確定供電軌處于何種噪聲水平才能使ADC實(shí)現(xiàn)預(yù)期性能，本文通過(guò)穩(wěn)壓器供電噪聲和模數(shù)轉(zhuǎn)換器噪底大小進(jìn)行比較判斷。模數(shù)轉(zhuǎn)換器的噪底可通過(guò)量化位數(shù)、滿(mǎn)量程電壓、信噪比SNR以及采樣速率求出。一般情況下，模數(shù)轉(zhuǎn)換器廠(chǎng)商還會(huì)提供器件的電源抑制比(Power supply rejection ratio，PSRR)指標(biāo)，它是電源電壓的變化與由此產(chǎn)生的ADC增益或失調(diào)誤差的變化之比值，表征了ADC抗電壓噪聲的能力。因此在電源設(shè)計(jì)中，本文通過(guò)計(jì)算得到的噪底大小加上PSRR來(lái)確定供電軌的上限噪聲參數(shù)。在選擇開(kāi)關(guān)穩(wěn)壓器時(shí)，根據(jù)手冊(cè)提供的噪聲和紋波指標(biāo)以及開(kāi)關(guān)頻率進(jìn)行計(jì)算與仿真設(shè)計(jì)，在滿(mǎn)足上限噪聲參數(shù)的要求下選擇合適的開(kāi)關(guān)頻率已達(dá)到最高的電源轉(zhuǎn)換效率。電源電路還需考慮濾波、去耦以及磁珠隔離等設(shè)計(jì)，雖然不能完全消除電源噪聲，但可以通過(guò)采取有效措施使得電源噪聲對(duì)系統(tǒng)的影響降到最低。

1.2.3 信號(hào)傳輸防串?dāng)_設(shè)計(jì)

圖2 低雜散設(shè)計(jì)中的串?dāng)_分析 Fig.2 Analysis of crosstalk in the design of low spurious

在硬件電路設(shè)計(jì)中，電路的物理長(zhǎng)度L和信號(hào)波長(zhǎng)λ的比值L/λ稱(chēng)為電長(zhǎng)度，該值的大小對(duì)電路布局以及信號(hào)間串?dāng)_的分析有著重要影響。當(dāng)電長(zhǎng)度的值足夠小時(shí)，電路就可以認(rèn)為是集總參數(shù)電路，從而利用最基本的電路理論進(jìn)行系統(tǒng)信號(hào)分析，通常將電長(zhǎng)度的值1/20認(rèn)為是從集總參數(shù)電路到分布參數(shù)電路的分界點(diǎn)[11]。為了在PCB板上實(shí)現(xiàn)高達(dá)GHz信號(hào)較小的電長(zhǎng)度值，系統(tǒng)設(shè)計(jì)中在電路布局布線(xiàn)時(shí)器件、信號(hào)傳輸線(xiàn)互相距離很近，因此很容易造成串?dāng)_。 設(shè)兩根傳輸線(xiàn)的寬度為w，中心間距為D，兩根導(dǎo)體的公共返回路徑為地參考平面，導(dǎo)體到上下兩參考平面的距離分別為h2，h1，則信號(hào)傳輸線(xiàn)在地參考平面上的歸一化電流密度分布如圖2所示[12]。

由圖2可以看出攻擊線(xiàn)上的信號(hào)會(huì)在受害線(xiàn)上產(chǎn)生耦合電流，從而產(chǎn)生串?dāng)_信號(hào)，該串?dāng)_信號(hào)也可能反過(guò)來(lái)對(duì)攻擊線(xiàn)產(chǎn)生串?dāng)_，這會(huì)擾亂信號(hào)線(xiàn)上的信號(hào)波形。當(dāng)h1與h2相等時(shí)在參考面上產(chǎn)生的電流密度可表示為[13]

(5)

在高速數(shù)字系統(tǒng)設(shè)計(jì)中，通過(guò)選取合適的導(dǎo)線(xiàn)間距將能夠顯著減小攻擊線(xiàn)到受害線(xiàn)上的耦合電流，從而減小串?dāng)_。如從圖2所示的電流密度分布可以看出D越小則耦合電流越大，D越大則耦合電流越小，本文根據(jù)電流分布規(guī)律合理地設(shè)計(jì)電路布局，從而減小串?dāng)_。

1.2.4 低電壓差分(LVDS)傳輸設(shè)計(jì)

通常的信號(hào)傳輸是單端傳輸，即每個(gè)信號(hào)有一個(gè)單獨(dú)的導(dǎo)體，這種單端傳輸會(huì)產(chǎn)生嚴(yán)重的共模噪聲，特別在信號(hào)速度很高的時(shí)候，噪聲特別大，信號(hào)失真嚴(yán)重。而LVDS傳輸是在兩條傳輸線(xiàn)上傳輸相位相反的信號(hào)，在接收端，一個(gè)差分放大器以?xún)蓷l線(xiàn)上的電壓差來(lái)恢復(fù)信號(hào)，從而極大的抑制了共模噪聲，并且由于差分傳輸電壓幅度低，可以傳輸更高的信號(hào)速率，提供了良好的信號(hào)完整性[14]。

如果差分對(duì)上傳輸?shù)男盘?hào)波形記為v(t)，則兩個(gè)新的反相波形可以定義為

(6)

式中uo是一個(gè)恒定的電壓。電壓v1和v2分別加在一對(duì)對(duì)稱(chēng)耦合傳輸線(xiàn)的一端，如圖3所示。此時(shí)偶模電壓和奇模電壓分別為

圖3 對(duì)稱(chēng)耦合差分傳輸示意圖Fig.3 Schematic diagram of symmetric coupled differential transmission

(7)

偶模電壓上僅含有直流分量，它不會(huì)在寄生電抗上產(chǎn)生噪聲，而奇模電壓則是加權(quán)后的信號(hào)。

如果一對(duì)傳輸線(xiàn)是緊耦合，則一個(gè)外部噪聲源就會(huì)以共模噪聲的形式同等地加到兩條傳輸線(xiàn)上。在遠(yuǎn)端模式電壓上疊加一個(gè)共模噪聲可得

(8)

式中v′是奇模的相速。則遠(yuǎn)端的終端電壓為

(9)

在遠(yuǎn)端，用一個(gè)差分接收器僅檢測(cè)兩條傳輸線(xiàn)上的信號(hào)差，得到輸出為

(10)

因此，差分傳輸可使信號(hào)以奇模相速傳輸而不受共模噪聲的影響。在本文設(shè)計(jì)中，高速的時(shí)鐘信號(hào)傳輸以及數(shù)據(jù)傳輸線(xiàn)均采用LVDS傳輸技術(shù)，從而很好地減低系統(tǒng)的信號(hào)雜散。

2 系統(tǒng)幅相特性的數(shù)字校準(zhǔn)技術(shù)

在寬帶雷達(dá)信號(hào)高速采樣系統(tǒng)中，系統(tǒng)通帶內(nèi)頻譜的幅度不平坦度及相位誤差來(lái)源于ADC器件對(duì)不同輸入頻率的幅相誤差以及系統(tǒng)中各個(gè)模塊、信號(hào)傳輸線(xiàn)對(duì)不同頻率信號(hào)響應(yīng)的幅相誤差積累的結(jié)果，并且這些因素很難人為消除。為了提高系統(tǒng)對(duì)寬帶輸入信號(hào)的處理質(zhì)量，本文將采樣序列通過(guò)數(shù)字校準(zhǔn)濾波器對(duì)帶內(nèi)頻譜的幅相誤差進(jìn)行校準(zhǔn)，從而保證良好和穩(wěn)定的系統(tǒng)性能。寬帶雷達(dá)信號(hào)高速采樣系統(tǒng)的數(shù)字域幅相校準(zhǔn)原理如圖4所示[14]。

圖4 采樣系統(tǒng)的幅相校準(zhǔn)原理 Fig.4 Schematic block diagram of the amplitude and phase correction of the sampling system

圖4中X(s)為雷達(dá)輸入信號(hào)x(t)的拉普拉斯變換，U(z)為系統(tǒng)校正之前的采樣序列u(n)的Z變換，其系統(tǒng)傳輸函數(shù)為H1(s)，Y(z)為系統(tǒng)經(jīng)過(guò)校正處理后輸出的采樣序列y(n)的Z變換。設(shè)由U(z)到Y(jié)(z)的數(shù)字校準(zhǔn)濾波器的傳輸函數(shù)(幅相誤差補(bǔ)償函數(shù))為H2(z)，則有[15]

(11)

(12)

(13)

(14)

由于輸入信號(hào)x(t)和采樣序列y(n)均為實(shí)數(shù)，根據(jù)數(shù)字信號(hào)處理知識(shí)可得X(k)和Y(ejkTs)在帶內(nèi)都是共軛對(duì)稱(chēng)函數(shù)，可證得H2(ejkTs)也是共軛對(duì)稱(chēng)函數(shù)，因此在本文中用實(shí)系數(shù)FIR濾波器逼近數(shù)字校準(zhǔn)濾波器。

(15)

(16)

根據(jù)文獻(xiàn)[18]給出的引入旋轉(zhuǎn)變換因子方法

(17)

FIR濾波器設(shè)計(jì)可表述為線(xiàn)性?xún)?yōu)化問(wèn)題

(18)

(19)

本文對(duì)于式(18)的最優(yōu)解[19,20]求解過(guò)程不再贅述。

3 系統(tǒng)實(shí)驗(yàn)測(cè)試

本文在系統(tǒng)設(shè)計(jì)完成后對(duì)系統(tǒng)性能進(jìn)行了測(cè)試。在數(shù)據(jù)采樣系統(tǒng)中，數(shù)據(jù)采集性能一般用采樣信號(hào)的雜散分量來(lái)衡量，通常以無(wú)雜散動(dòng)態(tài)范圍SFDR表示(dBc)。SFDR指的是是信號(hào)的均方根值與最差雜散信號(hào)(無(wú)論它位于頻譜中何處)的均方根值之比，表征了可以與大干擾信號(hào)(阻塞信號(hào))相區(qū)別的最小信號(hào)值。本文基于SFDR指標(biāo)的測(cè)試結(jié)果如圖(5～9)所示。系統(tǒng)輸入單頻信號(hào)，以滿(mǎn)足奈奎斯特采樣頻率的時(shí)鐘信號(hào)進(jìn)行采樣，得到的數(shù)字信號(hào)的頻譜如圖5所示，從圖5可以看出，系統(tǒng)對(duì)于50MHz到850MHz的信號(hào)都具有良好采樣和處理性能。

圖5 單頻輸入信號(hào)的系統(tǒng)響應(yīng)Fig.5 System response of single frequency input signal

圖6 系統(tǒng)SFDR與輸入信號(hào)頻率曲線(xiàn)圖圖7 系統(tǒng)SFDR與采樣頻率關(guān)系曲線(xiàn)圖Fig.6 SFDR vs.input frequency Fig.7 SFDR vs.sampling rate

圖8 系統(tǒng)SFDR與輸入信號(hào)功率曲線(xiàn)圖圖9 FIR濾波器數(shù)字校準(zhǔn)曲線(xiàn)圖Fig.8 SFDR vs.input amplitudeFig.9 Curve of FIR digital filter correction

圖7為雜散電平與采樣頻率的曲線(xiàn)圖，對(duì)于一個(gè)固定頻率、固定功率輸入的信號(hào)，隨著采樣率的增加，系統(tǒng)輸出的雜散電平也升高，但會(huì)帶來(lái)數(shù)據(jù)量大的問(wèn)題，并且但硬件電路的性能也限制了采樣率的進(jìn)一步提高。所以在實(shí)際應(yīng)用中在雜散電平滿(mǎn)足要求的情況下選擇盡可能小的采樣頻率以減少數(shù)據(jù)量，也可以利用帶通采樣來(lái)達(dá)到這一目的。圖8所示為信號(hào)輸入功率與雜散電平的關(guān)系曲線(xiàn)圖可以看出，輸入信號(hào)功率在-5～5 dBm范圍里面保持著良好的雜散電平性能，當(dāng)輸入信號(hào)功率不斷降低時(shí)，系統(tǒng)輸出的雜散電平也不斷降低。由于系統(tǒng)的最高輸入功率限制是5 dBm，所以本系統(tǒng)測(cè)試的最高輸入功率為5 dBm，在實(shí)際應(yīng)用中，一般通過(guò)功率放大器將輸入雷達(dá)信號(hào)功率放大到系統(tǒng)的工作功率范圍中。圖9所示為系統(tǒng)幅頻曲線(xiàn)、FIR校準(zhǔn)濾波器的幅頻曲線(xiàn)以及校準(zhǔn)后系統(tǒng)的歸一化幅頻曲線(xiàn)圖。從圖中可以看出，系統(tǒng)對(duì)寬帶信號(hào)的響應(yīng)輸出幅度隨著頻率增加而下降，使得系統(tǒng)對(duì)寬帶雷達(dá)信號(hào)的采樣處理會(huì)出現(xiàn)失真。為了改善寬帶系統(tǒng)的傳輸特性(帶內(nèi)平坦度)，采用FIR數(shù)字校準(zhǔn)濾波器進(jìn)行校準(zhǔn)，校準(zhǔn)后系統(tǒng)的帶內(nèi)歸一化不平坦度小于0.2 dB，滿(mǎn)足系統(tǒng)應(yīng)用的要求。雖然采用FIR校正能夠改善系統(tǒng)的傳輸特性，提高系統(tǒng)對(duì)寬帶信號(hào)的處理質(zhì)量，但也會(huì)占用硬件資源，造成數(shù)據(jù)運(yùn)算量的增加，并且當(dāng)系統(tǒng)的相關(guān)參數(shù)設(shè)置改變后，該FIR濾波器需要做對(duì)應(yīng)的調(diào)整，實(shí)時(shí)性不高。

4 結(jié)束語(yǔ)

本文研究設(shè)計(jì)了基于ADC和FPGA的寬帶雷達(dá)信號(hào)的高速低雜散采樣系統(tǒng)。為了提高系統(tǒng)的采樣保真度,降低雜散，重點(diǎn)從方案設(shè)計(jì)、低抖動(dòng)采樣時(shí)鐘設(shè)計(jì)、高效低噪聲電源設(shè)計(jì)、防串?dāng)_設(shè)計(jì)和LVDS設(shè)計(jì)等幾個(gè)方面進(jìn)行了研究。另外，為了改善系統(tǒng)的傳輸特性，設(shè)計(jì)了FIR數(shù)字校準(zhǔn)濾波器，解決了系統(tǒng)對(duì)寬帶信號(hào)輸入的幅相誤差校準(zhǔn)技術(shù)。最后通過(guò)實(shí)驗(yàn)測(cè)試驗(yàn)證，系統(tǒng)在50～850 MHz的工作帶寬內(nèi)能夠達(dá)到50 dBc的雜散電平指標(biāo)要求，采樣精度達(dá)到8位，能夠很好地用于寬帶雷達(dá)信號(hào)獲取、寬帶雷達(dá)目標(biāo)成像以及寬帶雷達(dá)目標(biāo)回波重構(gòu)。在本文的后續(xù)研究中，作者將對(duì)壓縮感知技術(shù)[21]在雷達(dá)目標(biāo)信號(hào)的高速采集中的實(shí)現(xiàn)進(jìn)行研究。系統(tǒng)存儲(chǔ)時(shí)通過(guò)數(shù)據(jù)壓縮技術(shù)，能夠有效增加系統(tǒng)存儲(chǔ)的目標(biāo)信息容量，同時(shí)也能夠緩解對(duì)系統(tǒng)運(yùn)算性能的要求，這將是下一步研究的重點(diǎn)。

[1] Rahayu Y，Rahman T A，Ngah R，et al．Ultra wideband technology and its applications[C]∥Wireless and Optical Communications Networks 2008 WOCN'08,5th IFIP International Conference on．Surabaya：IEEE，2008：1-5．

[2] Xia Wenyue，Yuan Haiwen．A development platform for complex data acquisition system[C]∥Electronic Measurement & Instruments (ICEMI)，10th International Conference on．Chengdu： IEEE，2011：321-324．

[3] Olivier K，Cilliers J E．Design aspects and characterised performance of a wideband DRFM for radar test and evaluation[C]∥Radar Systems (Radar 2012)，IET International Conference on．Glasgow，UK：IET，2012：1-4．

[4] Zhang Min，Zhang Youtao，Li Xiaopeng，et al．3.4 GS/s 3 bit phase digitizing ADC and DAC for DRFM[C]∥2009 IEEE 8th International Conference on ASIC．Changsha：IEEE，2009：226-229．

[5] Pullia A．Interfacing low-noise charge-sensitive preamplifiers to high-resolution flash ADCs[C]∥Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC)．Valencia：IEEE，2011：880-884．

[6] Liu Haibo，Teng Long，Zeng Dazhi．Design of a two-channel ultra high frequence data acquisition system based on FPGA[C]∥Radar，CIE′06．International Conference on．Shanghai： IEEE，2006：1-3．

[7] 李和平，王巖飛．高速高精度ADC系統(tǒng)研究[J]．?dāng)?shù)據(jù)采集與處理，2008，23(S)：208-211．

Li Heping，Wang Yanfei．High speed and high resolution ADC system[J]．Journal of Data Acquisition and Processing，2008，23(S)：208-211．

[8] 張尚良，鄒月嫻．TIADC高速數(shù)據(jù)捕獲和時(shí)間失配補(bǔ)償?shù)腇PGA實(shí)現(xiàn)[J]．?dāng)?shù)據(jù)采集與處理，2011，26(5)：601-608．

Zhang Shangliang，Zou Yuexian．FPGA implementation of data acquisition and timing mismatch compensation for TIADC system [J]．Journal of Data Acquisition and Processing，2011，26(5)：601-608．

[9] Da Dalt N，Harteneck M，Sandner C，et al．On the jitter requirements of the sampling clock for analog-to-digital converters[J]．Circuits and Systems I：Fundamental Theory and Applications，IEEE Transactions on，2002，49(9)：1354-1360．

[10]Zanchi A，Samori C．Analysis and characterization of the effects of clock jitter in A/D converters for subsampling[J]．Circuits and Systems I：Regular Papers，IEEE Transactions on，2008，55(2)：522-534．

[11]Schmitt R．Electromagnetics explained：A handbook for wireless/RF，EMC，and high-speed electronics[M]．USA：Newnes，2002：8-14．

[12]Olivier K，Cilliers J E，Du Plessis M．Design and performance of wideband DRFM for radar test and evaluation[J]．Electronics Letters，2011，47(14)：824-825．

[13]Holloway C L，Kuester E F．Closed-form expressions for the current densities on the ground planes of asymmetric stripline structures[J]．Electromagnetic Compatibility，IEEE Transactions on，2007，49(1)．49-57．

[14]Young B．Digital signal integrity：Modeling and simulation with interconnects and packages[M]．USA：Prentice Hall PTR，2000:391-394．

[15]Chen Shuxuan，Jiang Limin，Xiang Maosheng．Channel error correction for wideband SAR—A joint multiple subpulses processing method[J]．Journal of Electronics (China)，2011，28(1)：134-140．

[16]宋千，陸必應(yīng)，梁甸農(nóng)．采集系統(tǒng)通道傳輸特性校正[J]．?dāng)?shù)據(jù)采集與處理，2002，17(1)：85-89．

Song Qian，Lu Biying，Liang Diannong．Correction to transform function of data acquisition channel[J]. Journal of Data Acquisition and Processing，2002，17(1)：85-89．

[17]Lee J H，Chen C K，Lim Y C．Design of discrete coefficient FIR digital filters with arbitrary amplitude and phase responses[J]．Circuits and Systems II．Analog and Digital Signal Processing，IEEE Transactions on，1993，40(7)：444-448．

[18]Burnside D，Parks T W．Optimal design of FIR filters with the complex Chebyshev error criteria[J]．Signal Processing，IEEE Transactions on，1995，43(3)：605-616．

[19]華容．一種混沌粒子群嵌入優(yōu)化算法及其仿真[J]．?dāng)?shù)據(jù)采集與處理，2010，25 (1)：102-106．

Hua Rong．Chaos embedded particle swarm optimization algorithm and its simulation [J]．Journal of Data Acquisition and Processing，2010，25 (1)：102-106．

[20]張俊杰，仰繼連．螞蟻算法在FIR數(shù)字濾波器優(yōu)化設(shè)計(jì)中的參數(shù)[J]．?dāng)?shù)據(jù)采集與處理，2013，28 (3)：336-341．

Zhang Junjie，Yang Jilian．Parmeters in FIR digital filters optimal design based on ant algorithm[J]．Journal of Data Acquisition and Processing，2013，28 (3)：336-341．

[21]張弓，楊萌，張勁東，等．壓縮感知在雷達(dá)目標(biāo)探測(cè)與識(shí)別中的研究進(jìn)展[J]．?dāng)?shù)據(jù)采集與處理，2012，27(1)：1-12．

Zhang Gong，Yang Meng，Zhang Jindong，et al．Advances in theory and application of compressed sensing in radar target detection and recognition[J]．Journal of Data Acquisition and Processing，2012，27(1)：1-12．

王龍(1991-)，男，碩士研究生，研究方向：射頻仿真與信號(hào)處理，E-mail:wang2012 5@126.com。

潘明海(1962-)，男，博士,教授,博士生導(dǎo)師，研究方向：射頻仿真與信號(hào)處理。

宋聶(1989-)，女，碩士研究生，研究方向：交通運(yùn)輸優(yōu)化算法設(shè)計(jì)。

Low Spurious Sampling System of Wideband Radar Signal

Wang Long1， Pan Minghai1， Song Nie2

(1. Key Laboratory of Radar Imaging and Microwave Photonics (Nanjing University of Aeronautics and Astronautics), Ministry of Education, Nanjing, 210016, China;2. College of Civil Aviation, Nanjing University of Aeronautics and Astronautics, Nanjing, 210016, China)

In order to realize low distortion acquisition and processing for wideband radar signal in the wideband radar system, a wideband and low spurious sampling system with amplitude and phase correction is studied and designed. The system uses the implementation scheme of wideband analog to digital converter (ADC) device and high performance field programmable gate array (FPGA) device, which is researched from low jitter sampling clock, low noise power, anti crosstalk for the optimal low spurious performance. To improve the band transmission characteristics of the system, a finite impulse response(FIR) filter is designed based on optimization algorithm. Finally, the designed system is tested in lab, and the experiments results prove that the spurious-free-dynamic-range (SFDR) of the system is characterized as -50 dBc worst-case over an instantaneous bandwidth of more than 800 MHz, sampling rate of 1.8 GS/s, quantization length of 8 bits. System performance levels meet the application requirements of wideband radar signal acquisition, wideband radar target imaging and wideband radar target echo reconstruction.

wideband sampling system; low spurious; amplitude and phase correction; FIR filter

國(guó)家自然科學(xué)基金(61071164,61271327)資助項(xiàng)目；江蘇高校優(yōu)勢(shì)學(xué)科建設(shè)工程資助項(xiàng)目。

2014-05-20；

2015-06-12

TP274

A