低功耗單片低噪聲放大器芯片

周守利,俞俊學(xué),陳 偉,熊德平

(1.浙江工業(yè)大學(xué) 信息工程學(xué)院, 浙江 杭州 310023;2.浙江大學(xué) 航空航天學(xué)院, 浙江 杭州 310027；3.廣東工業(yè)大學(xué) 物理與光電學(xué)院，廣東 廣州 510006)

?

低功耗單片低噪聲放大器芯片

周守利1,俞俊學(xué)1,陳 偉2,熊德平3

(1.浙江工業(yè)大學(xué) 信息工程學(xué)院, 浙江 杭州 310023;2.浙江大學(xué) 航空航天學(xué)院, 浙江 杭州 310027；3.廣東工業(yè)大學(xué) 物理與光電學(xué)院，廣東 廣州 510006)

基于0.15 μm GaAs pHMET工藝技術(shù)的管芯特性分析，采用電流復(fù)用結(jié)構(gòu)及有源偏置技術(shù)，研制了一款高魯棒性低功耗單片低噪聲放大器芯片.該款芯片具有三級拓?fù)浣Y(jié)構(gòu)，采用源極負(fù)反饋提高芯片穩(wěn)定性，采用有源偏置技術(shù)彌補(bǔ)工藝波動現(xiàn)象造成的芯片性能波動.供電電壓為5 V的條件下，芯片的工作帶寬為19～24 GHz，增益和噪聲系數(shù)分別為(24.7±0.2)，(1.4±0.1) dB，電路總電流僅為5 mA.芯片尺寸為2 mm×1 mm.與其他相同工作頻率、使用傳統(tǒng)技術(shù)的芯片相比，噪聲系數(shù)和電路功耗方面具有明顯的優(yōu)勢.

低噪聲放大器；電流復(fù)用；低功耗；有源偏置；魯棒性

科學(xué)技術(shù)日新月異的今天，微波單片集成電路(MMIC)技術(shù)廣泛應(yīng)用于軍事[1]、航天和民用方面，已經(jīng)成為我國發(fā)展各種高科技武器的重要支柱產(chǎn)業(yè)[2].同時近幾年我國對軍工技術(shù)的需求日益增大，我國的MMIC產(chǎn)業(yè)得到了迅速的發(fā)展.單片低噪聲放大器作為微波單片集成電路的重要部分[3]，主要應(yīng)用在射頻微波接收系統(tǒng)中，接收系統(tǒng)噪聲系數(shù)和靈敏度主要由低噪聲放大器決定[4-5].現(xiàn)階段的單片低噪聲放大器不僅要求在較寬的帶寬內(nèi)的噪聲系數(shù)盡可能的小，而且對芯片其它指標(biāo)的要求也日益提高[6]，特別是電路功耗和芯片尺寸方面，降低芯片的功耗有助于減少系統(tǒng)的整體功耗，使系統(tǒng)使用時間更長，芯片尺寸的縮小，有利于芯片和系統(tǒng)的微型化.與此同時，不同批次晶圓的芯片性能一致性，即使同一批次的晶圓不同位置芯片性能也不一致.國外低噪聲放大器往往都是超寬帶超低噪聲放大器，國內(nèi)由于技術(shù)壁壘等問題，設(shè)計的低噪聲放大器性能略落后于國外.

針對系統(tǒng)對寬帶低噪聲放大器多方面的要求，筆者研制了一款具有兩級拓?fù)浣Y(jié)構(gòu)的高魯棒性、超低功耗單片低噪聲放大器，其工作頻帶為19～24 GHz.為了實(shí)現(xiàn)寬帶低噪聲放大器在工作頻段內(nèi)都取得比較低的噪聲系數(shù)[7]，采用了電流復(fù)用結(jié)構(gòu)[8]，極大地降低了電路的總電流和芯片整體功耗，也為電路的噪聲系數(shù)提供了優(yōu)化空間.針對系統(tǒng)對芯片性能一致性的需求，為彌補(bǔ)工藝波動帶來的性能波動偏差，采用有源偏置技術(shù)，增強(qiáng)了芯片的工藝魯棒性.

1 LNA的分析和設(shè)計

1.1 管芯分析

對比Si、GaAs和GaN等材料的工藝成熟度和生產(chǎn)成本，設(shè)計采用柵長為0.15 μm的砷化鎵贗高電子遷移率晶體管(GaAs pHEMT)工藝，由于其電子遷移率非常高，截止頻率更高，具有極好的噪聲特性和極高增益.器件的最小噪聲系數(shù)計算式為

(1)

NFmin=10log(NFmin)

(2)

式中源電阻Rs，Rg和跨導(dǎo)gm為最小噪聲系數(shù)的主要影響因素.

通過分析工藝特性來確定所設(shè)計放大器的拓?fù)浣Y(jié)構(gòu)和放大器級數(shù)，并進(jìn)行性能預(yù)算，判斷設(shè)計可行性.最后確定晶體管尺寸和靜態(tài)工作點(diǎn).管芯分析主要內(nèi)容是分析管芯的最小噪聲系數(shù)和最大增益.結(jié)果分析如圖1，2所示.

圖1 管芯最小噪聲系數(shù)曲線Fig.1 The minimum noise figure of transistor

圖2 管芯最大增益曲線Fig.2 The max gain of transistor

由圖1可知：該工藝管芯的噪聲系數(shù)很低，在工作頻段內(nèi)NFmin僅有0.4 dB，非常適用于低噪聲放大器設(shè)計.從圖2中曲線反映：在18～26 GHz頻段內(nèi)管芯的最大增益均大于12.4 dB，根據(jù)所需增益為24 dB的指標(biāo)要求，綜合分析后選擇三級放大器拓?fù)浣Y(jié)構(gòu).三級放大器管芯所選取的尺寸都為2 μm×25 μm，管芯漏極電流密度為100 mA/mm2，管芯漏極工作電壓為2 V，工作點(diǎn)選擇在器件飽和電流的20%～30%之間比較合適，而所選工藝的管芯為增強(qiáng)型管(E-mode)，其柵極電壓為0.54 V.根據(jù)式(1)，得單級電路的漏極電流大小為5 mA.

1.2 電流復(fù)用結(jié)構(gòu)

為降低芯片功耗和優(yōu)化芯片噪聲系數(shù)，采用了電流復(fù)用結(jié)構(gòu).整體電路結(jié)構(gòu)如圖3所示，采用源極負(fù)反饋方式提高穩(wěn)定性，通過將傳統(tǒng)電路結(jié)構(gòu)中的后級晶體管的源極和前級晶體管的漏極供電支路級聯(lián)的方式，構(gòu)成電流復(fù)用結(jié)構(gòu)，復(fù)用傳統(tǒng)網(wǎng)絡(luò)結(jié)構(gòu)中到地電流.

圖3 電路整體結(jié)構(gòu)圖Fig.3 The total circuit of design

使用常規(guī)電路結(jié)構(gòu)的芯片總電流為三級漏極電流的總和約為15 mA.而該設(shè)計中采用了電流復(fù)用結(jié)構(gòu)，復(fù)用了后兩級的漏極電流，因而整個電流的電流總和為5 mA.在相同的5 V供電電壓下，整個電路的功耗也從原有的75 mW降到了25 mW，整個電路的功耗降低到原來的三分之一，而對芯片噪聲、增益和駐波等主要性能幾乎無影響.隨著電流復(fù)用結(jié)構(gòu)帶來的電路總電流降低，設(shè)計者擁有更多的功耗裕度去折衷第一級管芯的選取，達(dá)到進(jìn)一步優(yōu)化芯片整體噪聲系數(shù)的目的.于此同時，采用電流復(fù)用結(jié)構(gòu)，省去了電路前兩級的漏極偏置供電網(wǎng)絡(luò)，將芯片漏極偏置網(wǎng)絡(luò)的面積縮減到原來的三分之一，起到了減小電路面積，縮減版圖尺寸的作用.

1.3 有源偏置技術(shù)

由于器件制造工藝的波動特性，閾值電壓VTO的值會隨之波動變化，而閾值電壓VTO對電路的性能和可靠性具有非常重要的影響.晶體管漏極電壓公式為

(3)

式中mn，COX，W，L隨著管芯尺寸的確定而確定，若采用常規(guī)偏置給管芯柵極添加固定的VGS和VTO，式(3)中僅剩VTO為變量，那么晶體管漏極電流ID的大小受VTO變化影響，VTO的波動會導(dǎo)致管芯無法工作在穩(wěn)定的直流工作狀態(tài)，進(jìn)而影響到芯片噪聲和增益的一致性.而某些對芯片性能一致性要求較高的系統(tǒng)，例如相控陣?yán)走_(dá)，需額外增加系統(tǒng)的復(fù)雜度或者通過控制每塊芯片的柵極電壓來消除由于芯片性能波動帶來的一致性問題的影響.

采用有源偏置技術(shù)可以有效減少由工藝波動帶來的芯片性能問題.具體做法是通過在管芯柵極添加一個與管芯VTO具有相同波動的VGS供電電壓代替原有的固定電壓，通過抵消漏極電流公式中(VGS-VTO)的波動，從而避免了ID的波動和芯片參數(shù)的波動，減少因一致性問題產(chǎn)生的不必要措施，使芯片使用復(fù)雜度降低，便于直接使用.

所設(shè)計的有源偏置原理圖結(jié)構(gòu)如圖4所示.

圖4中有源偏置電路中管芯M1與管芯M2共同形成電流鏡電路[9]，M1為有源偏置結(jié)構(gòu)中的晶體管，M2為放大電路的第一級管芯.R1則起到電阻分壓提供合適的VGS值的作用.有源偏置柵極輸出電

壓VGS有著與晶體管VTO有相同的波動，從而保證芯片漏極電流穩(wěn)定一致而不離散分布，進(jìn)而提高了低噪聲放大器芯片的魯棒性和性能一致性.

圖4 有源偏置原理圖結(jié)構(gòu)Fig.4 The active bias circuit

如果放大器為多級結(jié)構(gòu)，那么需要在每一級管芯的柵極都使用有源偏置供電，保證每一級管芯的漏極電流和性能穩(wěn)定.但是由于該設(shè)計同時采用電流復(fù)用結(jié)構(gòu)，電路的漏極電流主要由第一級管芯的柵極電壓所決定，后兩級柵極供電電壓對漏極電流影響不大后，故兩級柵極通過電阻分壓的方式供電來節(jié)省版圖面積.

2 結(jié)果和比較

芯片最終尺寸為2 mm×1 mm，供電電壓為5 V，總電流僅為5 mA，整體功耗為25 mW.最終設(shè)計版圖如圖 5所示.

圖5 芯片最終設(shè)計版圖Fig.5 The total layout circuit

將最終版圖通過電磁仿真和原理圖聯(lián)合仿真，得到最后的低噪聲芯片性能仿真數(shù)據(jù)，如圖6所示.其中圖6(a)是低噪聲芯片的噪聲系數(shù)圖，從圖6(a)中可以看到工作頻段內(nèi)噪聲系數(shù)小于1.5 dB，在20～24 GHz時噪聲系數(shù)低于1.4 dB，平均噪聲系數(shù)總體上小于1.4 dB.圖6(b)為芯片小信號條件下的增益曲線，在工作頻段內(nèi)增益大于24 dB，雖然芯片的工作帶寬比較寬，但得到的增益平坦度僅為±0.2 dB.圖6(c)為芯片兩端阻抗為50 Ω時的輸入輸出駐波系數(shù)，在工作頻帶內(nèi)輸入輸出駐波比均小于1.5，說明芯片端口的匹配性能良好.圖6(d)則為芯片的穩(wěn)定性系數(shù)，頻段內(nèi)穩(wěn)定性系數(shù)始終大于1，可知芯片在工作頻帶內(nèi)絕對穩(wěn)定.

圖6 仿真結(jié)果圖Fig.6 The simulation result

所設(shè)計低噪聲芯片的性能優(yōu)勢是噪聲系數(shù)低和芯片低功耗，表1是和其他芯片的平行比較.

表1 不同芯片噪聲和功耗比較表

Table 1 The comparison of different chip about noise fugure and power consumption

芯片頻率/GHz噪聲/dB功耗/mW本芯片19．0～24．01．425文獻(xiàn)[10]芯片22．0～23．02．460文獻(xiàn)[11]芯片18．5～28．02．127文獻(xiàn)[12]芯片18．0～26．01．5120

表1中芯片都是近幾年論文中的低噪聲芯片數(shù)據(jù)，除本芯片外都是使用常規(guī)匹配結(jié)構(gòu)和偏置結(jié)構(gòu)，從表1中可以得出本芯片的噪聲系數(shù)優(yōu)于其他芯片.芯片的功耗方面也遠(yuǎn)優(yōu)于其他芯片，個別功耗接近的芯片則在噪聲系數(shù)方面體現(xiàn)出了優(yōu)勢.同時對比市場上所存在的相同工作頻帶的芯片，本芯片也在噪聲和功耗方面有比較大的優(yōu)勢.

3 結(jié) 論

編者使用電流復(fù)用結(jié)構(gòu)、有源偏置技術(shù)，研制了一款高魯棒性、低功耗單片低噪聲放大器，芯片噪聲系數(shù)典型值為1.3 dB，頻段內(nèi)輸入輸出駐波比均小于1.5，芯片功耗僅為25 mW.通過與其他類似頻段的芯片性能的橫向?qū)Ρ?，達(dá)到了低噪聲、低功耗的高性能指標(biāo)要求.雖然與國外優(yōu)秀的微波芯片相比較，芯片性能可能還有一定差距，但是在國內(nèi)來說該款芯片性能優(yōu)良，能適用于該頻段內(nèi)的大部分射頻接收系統(tǒng)內(nèi).

致謝：本文得到浙江大學(xué)航天電子工程研究所的支持和幫助，在此表示衷心的感謝.

[1] 劉秀博，吳洪江.MMIC在T/R組件中的應(yīng)用[J].半導(dǎo)體技術(shù)，2015，11(2)：810-814.

[2] KUMAR C, WEKHANDE R. A prospective design methodology of MMIC 2-6 GHz low noise amplifier[C]//International Conference on Power, Automation and Communication. New York：IEEE,2014:89-92.

[3] WANG S.A GaAs MMIC LNA design for wideband satellite communication receiver application[C]//Communication Problem-Solving(ICCP). New York：IEEE,2014:631-633.

[4] 徐鑫，張波，徐輝，等.S頻段pHEMT雙通道低噪聲放大器芯片的設(shè)計[J].微波學(xué)報，2015，31(2):83-87.

[5] 孫艷玲，許春良，樊渝，等.2～4 GHz MMIC低噪聲放大器[J].半導(dǎo)體集成電路，2014，39(10):733-736.

[6] WANG S, ZHENG X, HAO Y, et al. A 0.75 dB NF LNA in GaAs pHEMT utilizing gate-drain capacitance and gradual inductor[J].Journal of semiconductors，2015，36(7)：1-6.

[7] 李秀萍，曹佳云，李南.一款用于超寬帶接收系統(tǒng)的3～5 GHz低噪聲放大器[J].北京郵電大學(xué)學(xué)報，2015，38(2):108-112.

[8] 鄭遠(yuǎn)，吳鍵，艾萱，等.采用電流復(fù)用技術(shù)的8 mm頻段低噪聲放大器芯片[J].固體電子學(xué)研究與進(jìn)展，2013，33(2):124-129.

[9] 吳鍵，鄭遠(yuǎn)，艾萱，等.0.5 dB噪聲系數(shù)高線性有源偏置低噪聲放大器[J].固體電子學(xué)研究與進(jìn)展，2014，34(3):211-215.

[10] 艾萱，徐光，鄭遠(yuǎn)，等.K波段低噪聲放大器芯片[J].通訊世界，2015,13:74-75.

[11] CHEN B Y, CHIONG C C, WANG H. A high gain K-band LNA in GaAs 0.1 μm pHEMT for radio astronomy application[C]//Microwave Conference (APMC), 2014 Asia-Pacific. New York：IEEE,2014:226-228.

[12] TSERNG H Q, WITKOWSKI L C, KETTERSON A A, et al. K/Ka-band low-noise embedded transmission lines MMIC amplifiers[J]. IEEE transaction on microwave theory and techniques,1998,46(12):2604-2610.

(責(zé)任編輯：陳石平)

Low-power consumption monolithic microwave integrated circuit low noise amplifier

ZHOU Shouli1, YU Junxue1, CHEN Wei2, XIONG Deping3

(1.Collage of Information Engineering, Zhejiang University of Technology, Hangzhou 310023, China; 2.College of Aeronautics and Astronautics, Zhejiang University, Hangzhou 310027, China； 3. College of physics and Optoelectronic Engineering, Guangdong University of Technology, Guangzhou 510006, China)

Analyzing the characteristic of transistor base on 0.15 μm GaAs PHEMT technique and using the current multiplexing structure and active bias technology, a three stage Robust and low power consumption monolithic microwave integrated circuit low noise amplifier is designed. The negative feedback is used to improve chip stability and the active bias technology is used to solve the performance fluctuation and optimize the performance of the chip. With a DC bias of 5V,the working frequency is 19～24 GHz, the gain and noise figure of the LNA are (24.7±0.2) dB and (1.4±0.1) dB, the total current of the chip was 5 mA. The chip area is 2 mm×1 mm. Compared with other chips with the same operating frequency using traditional technique, the noise figure and power consumption of this chip is much lower.

low noise amplifer; current multiplexing; low power consumption; active bias; robust

2016-02-25

廣東省重大科技計劃資助項目(2015B010112002)；廣州市科技計劃項目(201504290917571)

周守利(1972—)，男，江西廣豐人，副教授，研究方向?yàn)樯漕l微波技術(shù)，E-mail: zhoushl@zjut.edu.cn.

TN722.3

A

1006-4303(2016)06-0624-04