基于CPLD的簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)

毛會(huì)瓊++王軍++牛小玲

摘 要

簡(jiǎn)易數(shù)字頻率計(jì)的有效使用，為實(shí)際測(cè)量問題的有效處理帶來了重要的參考依據(jù)。在此形勢(shì)影響下，合理地使用CPLD器件，可以優(yōu)化簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)方案，完善這種頻率計(jì)的服務(wù)功能。文中通過對(duì)頻率計(jì)測(cè)頻原理相關(guān)內(nèi)容的闡述，客觀地說明了實(shí)現(xiàn)基于CPLD簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)的重要性。

【關(guān)鍵詞】CPLD 簡(jiǎn)易數(shù)字頻率計(jì) 設(shè)計(jì)方案 服務(wù)功能

在可靠的EDA技術(shù)及CPLD芯片支持下，可以設(shè)計(jì)出集成程度高、速度快的數(shù)字頻率計(jì)，優(yōu)化頻率計(jì)各部分的組成功能?；贑PLD簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)目標(biāo)的實(shí)現(xiàn)，有利于增強(qiáng)電路仿真的準(zhǔn)確性，擴(kuò)大數(shù)字頻率計(jì)的實(shí)際應(yīng)用范圍。在具體的設(shè)計(jì)過程中，技術(shù)人員需要對(duì)CPLD的相關(guān)特點(diǎn)及簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)要求進(jìn)行必要地了解，確保最終得到的頻率計(jì)在實(shí)際的應(yīng)用中能夠達(dá)到預(yù)期的效果。

1 基于CPLD的簡(jiǎn)易數(shù)字頻率計(jì)各模塊的設(shè)計(jì)

1.1 設(shè)計(jì)原理

結(jié)合CPLD芯片的優(yōu)勢(shì)，在具體的設(shè)計(jì)過程中，需要明確設(shè)計(jì)流程。簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)的流程包括：被測(cè)信號(hào)fm輸入到CPLD芯片里完成對(duì)被測(cè)信號(hào)的測(cè)頻、計(jì)數(shù)、鎖存、譯碼，輸出信號(hào)接數(shù)碼管顯示。通過這樣的設(shè)計(jì)流程可知，CPFD芯片在簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)中占據(jù)著重要的地位，確保了規(guī)定時(shí)間內(nèi)可以獲得準(zhǔn)確的被測(cè)信號(hào)。

1.2 CPLD模塊原理

相比一般的芯片，這種芯片的集成程度高，定制過程中充分地考慮了用戶的實(shí)際需求。在CPLD芯片的支持下，有利于完善簡(jiǎn)易數(shù)字頻率計(jì)的測(cè)試功能，擴(kuò)大測(cè)頻范圍。設(shè)計(jì)方案制定的過程中，合理地運(yùn)用CPLD芯片，可以雅虎硬件電路的設(shè)計(jì)方案，為數(shù)字頻率計(jì)構(gòu)建出控制、計(jì)數(shù)、鎖存、譯碼的功能模塊，并通過合理的方式構(gòu)建出性能可靠的系統(tǒng)，深入理解COLD模塊原理，可以增強(qiáng)簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)方案的適用性，最大限度地滿足設(shè)計(jì)生產(chǎn)活動(dòng)的各種需求。

1.3 控制電路模塊的有效設(shè)計(jì)

控制電路模塊的有效使用，有利于增強(qiáng)系統(tǒng)的控制效果，優(yōu)化數(shù)字頻率計(jì)的服務(wù)功能。這種控制電路模塊的主要作用包括：

（1）結(jié)合測(cè)頻工作的具體要求，在較短的時(shí)間內(nèi)獲得計(jì)數(shù)信號(hào)CNT-EN；

（2）在計(jì)數(shù)器的計(jì)數(shù)值確定后，可以及時(shí)地獲取鎖存信號(hào)LOAD，增強(qiáng)鎖存器的實(shí)際作用效果；

（3）為了滿足下一個(gè)周期計(jì)數(shù)的實(shí)際需求，提供可靠的清零信號(hào)RST-CNT。

在具體的設(shè)計(jì)過程中，這三個(gè)信號(hào)的產(chǎn)生有著一定的順序：首先產(chǎn)生的是計(jì)數(shù)信號(hào)，能夠?qū)χ芷跒?s的信號(hào)進(jìn)行計(jì)數(shù)；其次，在一定的時(shí)間內(nèi)產(chǎn)生鎖存信號(hào)，對(duì)得到的計(jì)數(shù)值進(jìn)行必要地鎖存；最后，在清零信號(hào)的作用下對(duì)既有的計(jì)數(shù)值進(jìn)行清零，開始下一周期的計(jì)數(shù)工作。結(jié)合控制電路模塊的實(shí)際最優(yōu)，可知它本質(zhì)上是一個(gè)控制器，工作周期為1s，輸出的是時(shí)基信號(hào)CLKK[1]。

1.4 計(jì)數(shù)電路模塊的有效設(shè)計(jì)

計(jì)數(shù)電路模塊工作過程中主要采用的是十進(jìn)制計(jì)數(shù)方式，結(jié)合CPLD芯片的優(yōu)勢(shì)，可以將原先的六進(jìn)制計(jì)數(shù)器轉(zhuǎn)變?yōu)槭M(jìn)制計(jì)數(shù)器，并在相關(guān)的方式作用下，將所有相同的十進(jìn)制計(jì)數(shù)器連接成一個(gè)完整的計(jì)數(shù)電路模塊，促使數(shù)字計(jì)數(shù)器使用中可以增強(qiáng)對(duì)被測(cè)信號(hào)的實(shí)際作用效果。完善計(jì)數(shù)電路的服務(wù)功能，需要設(shè)置必要的輸入端：被測(cè)信號(hào)順利進(jìn)入計(jì)數(shù)器的輸入端CLK、計(jì)數(shù)器清零功能的RST及計(jì)數(shù)器工作使能端ENA。在這三個(gè)輸入端的共同配合下，可以對(duì)被測(cè)信號(hào)變化過程進(jìn)行實(shí)時(shí)地計(jì)數(shù)，用二進(jìn)制代碼對(duì)十進(jìn)制數(shù)進(jìn)行必要地表示。

1.5 鎖存電路模塊的有效設(shè)計(jì)

為了增強(qiáng)數(shù)字頻率計(jì)工作狀態(tài)的穩(wěn)定性，需要合理地設(shè)置鎖存電路模塊，避免計(jì)數(shù)器清零過程中產(chǎn)生閃絡(luò)的問題。將一定數(shù)量的鎖存器按照合理的方式進(jìn)行合理地連接，構(gòu)成可靠的鎖存電路模塊，對(duì)所有的輸出數(shù)據(jù)進(jìn)行及時(shí)地鎖存。在具體的設(shè)計(jì)過程中，設(shè)置工作使能端LOAD、多個(gè)數(shù)據(jù)輸入端DIN，并通過對(duì)計(jì)數(shù)值的分析，設(shè)置鎖存器的輸出端DOUT。完善鎖存器符號(hào)及端口功能，可以為鎖存電路模塊的服務(wù)功能提供可靠地保障。

1.6 譯碼電路模塊的有效設(shè)計(jì)

在譯碼電路模塊的支持下，可以完善二進(jìn)制代碼的編碼工作，結(jié)合數(shù)碼管驅(qū)動(dòng)器的實(shí)際作用，實(shí)時(shí)地顯示出各種數(shù)字字符。在譯碼電路模塊設(shè)計(jì)的過程中，應(yīng)設(shè)置譯碼器，通過多個(gè)譯碼器的有效連接，完善譯碼功能。這種功能實(shí)際作用發(fā)揮的過程中，應(yīng)設(shè)置多個(gè)數(shù)據(jù)輸出端及輸入端，促使譯碼電路模塊使用中能夠達(dá)到預(yù)期的效果。

2 基于CPLD的簡(jiǎn)易數(shù)字頻率計(jì)的軟件設(shè)計(jì)

利用VHDL語言及由上向下的設(shè)計(jì)思想，可以通過層出化的設(shè)計(jì)方式，實(shí)現(xiàn)基于CPLD簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)目標(biāo)。在數(shù)字頻率計(jì)軟件設(shè)計(jì)的過程中，核心模塊包括譯碼、鎖存、計(jì)數(shù)、控制。將VHDL視為底層元件，結(jié)合相關(guān)開發(fā)工具的優(yōu)勢(shì)，利用文本輸入的方式完成編程工作。不同的電路模塊通過文本的方式進(jìn)行顯示，并在編譯、仿真等方式的作用下，優(yōu)化所有電路模塊的服務(wù)功能。促使各種器件在實(shí)際應(yīng)用中能夠發(fā)揮出最大的作用。在完成連接器件工作的過程中，為了使這些器件使用中能夠達(dá)到預(yù)期的效果，應(yīng)選擇可靠的圖形輸入方式，形成可靠的頻率計(jì)主電路圖，通過實(shí)驗(yàn)箱對(duì)數(shù)字頻率計(jì)各部分的組成功能進(jìn)行必要地測(cè)試。

3 結(jié)束語

合理地運(yùn)用CPLD，設(shè)計(jì)得出可靠的簡(jiǎn)易數(shù)字頻率計(jì)，可以滿足使用者在不同測(cè)頻范圍內(nèi)的多樣化需求，從而為數(shù)字頻率計(jì)應(yīng)用范圍的擴(kuò)大打下堅(jiān)實(shí)的基礎(chǔ)。使用這種可靠的設(shè)計(jì)方法，可以提高電路板的利用效率，優(yōu)化系統(tǒng)的組成結(jié)構(gòu)，為各種信號(hào)頻率測(cè)量過程中準(zhǔn)確性的增強(qiáng)提供可靠的保障。

參考文獻(xiàn)

[1]孟晉，孫榮慶.基于CPLD的4位數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)[J].遼寧高職學(xué)報(bào)，2014（06）.

[2]范啟亮.一種簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)[J].科技風(fēng)，2014（20）.

[3]李振川，馬曉濤.基于CPLD的數(shù)字頻率計(jì)的設(shè)計(jì)實(shí)現(xiàn)[J].河北軟件職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2010（03）.

作者簡(jiǎn)介

毛會(huì)瓊（1978-），女，遼寧省法庫(kù)市人。碩士學(xué)位。現(xiàn)為中國(guó)礦業(yè)大學(xué)信息與電氣工程學(xué)院實(shí)驗(yàn)師。從事于檢測(cè)與轉(zhuǎn)換技術(shù)、電工技術(shù)、電路實(shí)驗(yàn)等方面的教學(xué)與科研工作。

王軍（1981-），男，山東省曲阜市人。博士學(xué)位?，F(xiàn)為中國(guó)礦業(yè)大學(xué)信息與電氣工程學(xué)院高級(jí)實(shí)驗(yàn)師。研究方向?yàn)閯?chuàng)新教育、仿生機(jī)器人與生物特征識(shí)別。

作者單位

中國(guó)礦業(yè)大學(xué)信息與電氣工程學(xué)院 江蘇省徐州市 221008