基于JESD204B協(xié)議的雷達(dá)視頻信號同步傳輸設(shè)計(jì)與實(shí)現(xiàn)

王 林

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

?

基于JESD204B協(xié)議的雷達(dá)視頻信號同步傳輸設(shè)計(jì)與實(shí)現(xiàn)

王 林

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

以寬帶測向接收機(jī)中多波束比幅測向?yàn)楸尘?，設(shè)計(jì)了基于JESD204B協(xié)議的高速背板視頻信號同步傳輸方案。時鐘、JESD204B協(xié)議參數(shù)的設(shè)計(jì)合理,實(shí)現(xiàn)了2塊多通道視頻幅度采集板與1塊數(shù)據(jù)處理板之間線速率為6.25 Gbps的高速同步傳輸，解決了多波束比幅測向前多通道視頻信號傳輸同步問題。

多波束比幅測向；JESD204B協(xié)議；同步傳輸

0 引 言

隨著雷達(dá)技術(shù)的發(fā)展，接收機(jī)對方位的測算精度要求越來越高。對于采用視頻信號多波束比幅測向方法的寬帶測向接收機(jī)，通過增加天線元數(shù)可以提高測算方位的精度[1]。然而隨著天線元數(shù)的增加，視頻幅度采集通道的數(shù)量也隨之增加，當(dāng)采集通道數(shù)增加到一定數(shù)量時，受印制電路板(PCB)布局密度的限制，采集通道將分布在2塊或者多塊電路板上，此時必然涉及到多板間數(shù)據(jù)同步傳輸問題。

本文設(shè)計(jì)了128路定向天線視頻信號的數(shù)據(jù)傳輸方案，受PCB布線的限制，采集128路定向天線視頻信號的128個模數(shù)轉(zhuǎn)換器(ADC)需平均分配在2塊視頻幅度采集板上。由于視頻幅度采集板發(fā)送的視頻幅度數(shù)據(jù)在接收端數(shù)據(jù)處理板上需完成多波束比幅測向、空域?yàn)V波、指定波束信號跟蹤等多種功能，所以必須考慮到視頻信號數(shù)據(jù)的同步傳輸及匯總問題。本文通過對系統(tǒng)中時鐘和JESD20B參數(shù)的合理設(shè)計(jì)，實(shí)現(xiàn)了2塊視頻幅度采集板與1塊數(shù)據(jù)處理板之間的多通道視頻信號高速同步傳輸，解決了在進(jìn)行多波束比幅測向前多通道視頻信號傳輸?shù)耐絾栴}。

1 JESD204B協(xié)議及數(shù)據(jù)同步傳輸

1.1 JESD204B協(xié)議

JESD204描述了一種高速模數(shù)轉(zhuǎn)換器與后端數(shù)字信號處理設(shè)備之間的高速串行接口協(xié)議，它在2006年首次提出時，只支持單通道數(shù)據(jù)率為3.125 Gbps的數(shù)據(jù)傳輸；其升級版JESD204A增加了多路高速數(shù)據(jù)傳輸?shù)墓δ埽?011年發(fā)布了JESD204A修訂版JESD204B，它在JESD204A基礎(chǔ)上又增加了傳輸確定性延遲的功能，并且它的最高傳輸速率可達(dá)12.5 Gbps。在接收機(jī)中，JESD204B常用于高速模數(shù)轉(zhuǎn)換器通過串行接口與后端數(shù)字信號處理設(shè)備之間的高速ADC采集數(shù)據(jù)傳輸[2-3]。與TTL、CMOS、LVDS、CML標(biāo)準(zhǔn)接口相比，采用JESD204B設(shè)計(jì)的接口具有較高的傳輸速率和較低的功耗，且在傳輸同樣數(shù)據(jù)量時，所需要的接口數(shù)量較少，這樣可以降低布線難度，減小電路板尺寸。與常用的高速傳輸協(xié)議Aurora及RapidIO相比，JESD204B采用子類1和2工作模式傳輸數(shù)據(jù)時具有確定性延遲特點(diǎn)(數(shù)據(jù)傳輸同步)，無需額外編寫同步邏輯，減少了調(diào)試接口數(shù)據(jù)同步的工作量。

1.2 JESD204B 的數(shù)據(jù)編碼與幀同步

JESD204B協(xié)議采用工業(yè)標(biāo)準(zhǔn)中常用的8B/10B編碼，它用于在每個字節(jié)中額外加入2個比特?cái)?shù)以保持高速串行通路的直流平衡(使發(fā)送的“0”、“1”數(shù)量保持一致)，這樣有利于減少傳輸錯誤。除此之外，在編碼過程中可以插入一些控制字符以幫助接收端對串行數(shù)據(jù)的還原，并且可以在傳輸前期發(fā)現(xiàn)數(shù)據(jù)位的傳輸錯誤，避免傳輸錯誤的發(fā)生。數(shù)據(jù)通過8B/10B編碼后，會以特定的規(guī)則組成幀、多幀的數(shù)據(jù)結(jié)構(gòu)，每幀和每多幀的數(shù)據(jù)量都可以根據(jù)需求自己定義，幀數(shù)據(jù)通過特定的控制字符進(jìn)行幀對齊，如圖1所示。圖1中D表示經(jīng)8B/10B編碼后的傳輸數(shù)據(jù)，/F/=/K28.7/控制字符用于串行數(shù)據(jù)流中的幀對齊，/A/=/K28.3/控制字符用于串行數(shù)據(jù)流中的多幀對齊。

圖1 幀對齊示意圖

1.3 子類1工作模式

本文使用的是JESD204B子類1工作模式，其同步傳輸原理如圖2所示。當(dāng)數(shù)據(jù)發(fā)送端(TX Device)和數(shù)據(jù)接收端(RX Device)建立鏈接后，RX Device會拉低TX Device 的SYNC～管腳，使得TX Device進(jìn)入CGS階段，此時TX Device會向RX Device發(fā)送控制/K/=/K28.5/字符請求同步。當(dāng)RX Device接收到至少4 個/K/字符時就表示鏈接建立成功。此時，TX Device和RX Device共同等待系統(tǒng)參考時鐘信號SYSREF，TX Device檢測到SYSREF后會重新初始化多幀時鐘信號(LMFC)，使其與SYSREF相位同步。RX Device檢測到SYSREF后將重新建立LMFC時鐘信號，使其與SYSREF保持相位同步，并置位SYNC～。TX Device 檢測到SYNC～信號之后，會在下一個LMFC到來之后開始發(fā)送對齊序列(ILAS)。RX Device接收到ILAS后，將數(shù)據(jù)存入緩存區(qū)，并在下一個LMFC到來之后釋放緩存區(qū)，如圖2所示。這樣使得不同時間到達(dá)的數(shù)據(jù)通過緩存區(qū)后都具有固定的LMFC延遲，從而達(dá)到數(shù)據(jù)同步傳輸?shù)哪康摹?/p>

圖2中：/R/=/K28.0/控制字符用于指示多幀的開始；/Q/=/K28.4/控制字符用于指示接收器配置數(shù)據(jù)開始；/C/ 表示JESD204B鏈接配置數(shù)據(jù)。

2 方案設(shè)計(jì)與實(shí)現(xiàn)

系統(tǒng)方案設(shè)計(jì)中寬帶測向接收機(jī)測向原理為多波束比幅測向，如圖3所示。多路定向天線的射頻信號經(jīng)過視頻檢波器(DLVA)轉(zhuǎn)換成視頻信號傳送到視頻幅度采集板上的各個ADC， ADC采集的數(shù)據(jù)通過并行總線傳輸給板上的現(xiàn)場可編程門陣列(FPGA)，F(xiàn)PGA將收到的視頻信號數(shù)據(jù)整合并通過高速收發(fā)器(GTX)同步傳輸給數(shù)據(jù)處理板上的FPGA，經(jīng)比較各路視頻信號幅度大小給出方位結(jié)果。根據(jù)JESD204B協(xié)議，為保證2塊視頻信號采集板的LMFC相位同步，SYSREF時鐘信號統(tǒng)一由數(shù)據(jù)處理板產(chǎn)生。同時，3塊電路板上的主時鐘都由數(shù)據(jù)處理板上的時鐘CLK提供，視頻幅度采集板1和視頻幅度采集板2收到數(shù)據(jù)處理板分發(fā)的時鐘CLK后，通過時鐘分配芯片(Clock Buffer)產(chǎn)生FPGA的主時鐘CLK和GTX參考時鐘GTXREFCLK，而ADC的采樣時鐘AD_CLK由FPGA提供，如圖3所示。

圖2 數(shù)據(jù)同步示意圖

圖3 同步傳輸設(shè)計(jì)方案示意圖

設(shè)計(jì)中采集視頻信號的ADC采樣率為100 MHz，采樣位寬10 bit，ADC數(shù)據(jù)量合計(jì)達(dá)到128 Gbps。通過計(jì)算可知，每塊視頻幅度采集板可通過12個通道以6.25 Gbps的線速率進(jìn)行高速傳輸。本方案中JESD204B協(xié)議是通過Xilinx公司提供的IP核JESD(6.0)實(shí)現(xiàn)板間串行數(shù)據(jù)同步傳輸?shù)?。該IP核默認(rèn)設(shè)置為子類1工作模式，最多支持12 lane的通道綁定等特性。在具體設(shè)計(jì)時有以下注意點(diǎn)：

(1) 用幀模式傳輸數(shù)據(jù)，數(shù)據(jù)幀主要參數(shù)有F(每幀數(shù)據(jù)的字節(jié)數(shù))和K(多幀數(shù)據(jù)所包含的幀數(shù))；

(2) SYSREF時鐘周期必須是多幀數(shù)據(jù)(F·K)周期的整數(shù)倍，且如果多幀數(shù)據(jù)周期不是4個字節(jié)數(shù)據(jù)周期整數(shù)倍時，SYSREF還必須是4個字節(jié)數(shù)據(jù)時鐘周期的整數(shù)倍；

(3) 為了獲得確定性延遲(傳輸同步)，SYSREF時鐘信號必須與核時鐘(tx_core_clk)同步。

使用函數(shù)信號發(fā)生器給2個視頻幅度采集板的第10個通道外加模擬雷達(dá)視頻信號，脈寬為200ns，重復(fù)周期1μs，信號幅度2V。結(jié)果如圖4所示，S1_10和S2_10分別表示數(shù)據(jù)處理板上接收到的來自視頻幅度采集板1和視頻幅度采集板2的第10個通道的信號幅度數(shù)據(jù)。結(jié)果表明，視頻數(shù)據(jù)完全同步，達(dá)到預(yù)期設(shè)計(jì)要求。

圖4 視頻信號同步結(jié)果

3 結(jié)束語

本文對JESD204B的同步原理進(jìn)行了分析，給出了在多波束比幅測向接收機(jī)背景下的雷達(dá)視頻信號同步傳輸設(shè)計(jì)與實(shí)現(xiàn)結(jié)果。結(jié)果表明數(shù)據(jù)處理板收到的視頻信號完全同步，滿足設(shè)計(jì)需求，為多波束比幅測向接收機(jī)提供了很好的技術(shù)保障。目前，也實(shí)現(xiàn)了3塊AD采集板與1塊數(shù)據(jù)處理板間的數(shù)據(jù)高速同步傳輸，這表明此種設(shè)計(jì)方案具有擴(kuò)展性。

[1] 顧敏劍.多波束比幅測向系統(tǒng)精度分析[J].船舶電子對抗，2007，30(3):70-73.

[2] 張峰，王戰(zhàn)江.基于JESD204協(xié)議的AD采樣數(shù)據(jù)高速串行傳輸[J].電訊技術(shù)，2014,52(2):174-177.

[3] 陳洋，俞育新，奚俊.基于JESD204B協(xié)議的相控陣?yán)走_(dá)下行同步采集技術(shù)應(yīng)用[J].雷達(dá)與對抗，2015,35(2):38-41.

Design and Realization of The Synchronous Transmission of Radar Video Signals Based on JESD204B Protocol

WANG Lin

(The 723 Institute of CSIC,Yangzhou 225001,China)

In the background of multi-beam amplitude-comparison direction finding in the broadband direction finding receiver,this paper designs the synchronous transmission scheme for high-speed backplane video signal based on JESD204B protocol.The design of clock and JESD204B protocol parameters is reasonable,which realizes the 6.25 Gbps high-speed synchronous transmission between two multi-channel video amplitude collection boards and one data processing board,solves the synchronous transmission problem of multi-channel video signals before multi-beam amplitude-comparison direction finding.

multi-beam amplitude-comparison direction finding;JESD204B protocol;synchronous transmission

2016-08-20

TN851

A

CN32-1413(2016)05-0098-03

10.16426/j.cnki.jcdzdk.2016.05.025