低能耗、高質(zhì)量的汽車半導(dǎo)體技術(shù)

?

低能耗、高質(zhì)量的汽車半導(dǎo)體技術(shù)

低能耗、高操作性能、高質(zhì)量的汽車電子技術(shù)需要采用好的工程方法（使用精確的模型APL、CMM等）來(lái)實(shí)現(xiàn)。動(dòng)態(tài)壓降影響產(chǎn)品的耗能量、實(shí)時(shí)性以及可靠性。因此，新設(shè)計(jì)的產(chǎn)品是否能夠正確判斷電壓突變的點(diǎn)并確定適當(dāng)?shù)挠?jì)算參數(shù)，關(guān)鍵是其模型的準(zhǔn)確度。研究了英飛凌公司對(duì)半導(dǎo)體精度的要求，基于絕對(duì)電壓水平建立了動(dòng)態(tài)電壓降的蝕刻流程，該流程影響傳輸數(shù)據(jù)的完整性、實(shí)時(shí)性和對(duì)信號(hào)噪聲的抗干擾性，分析如何對(duì)不同可靠性問(wèn)題進(jìn)行檢查和修復(fù)。

靜態(tài)電壓降基于平均電流，取決于所設(shè)計(jì)的開(kāi)關(guān)狀態(tài)。而動(dòng)態(tài)電壓降基于瞬時(shí)電流，依賴于向量算法。動(dòng)態(tài)電壓降的分析可用于評(píng)估大量電路同時(shí)接通導(dǎo)致峰值電流所引起的電壓降。

在評(píng)估影響動(dòng)態(tài)和靜態(tài)電壓降的信號(hào)時(shí)，應(yīng)區(qū)分信號(hào)切換和信號(hào)靜態(tài)兩種情況。電壓降導(dǎo)致轉(zhuǎn)換延遲和轉(zhuǎn)換速率變化，最終使硅芯片性能降低，甚至失效。噪聲不僅可以通過(guò)芯片在空間上傳播，而且隨時(shí)間不斷變化，降低信號(hào)噪聲幅值更易導(dǎo)致芯片發(fā)生故障，同時(shí)增加失效的概率。電源噪聲傳輸至信號(hào)線路會(huì)導(dǎo)致故障。

高精度定義動(dòng)態(tài)電壓降，會(huì)使設(shè)計(jì)風(fēng)險(xiǎn)和成本降到最低，更關(guān)鍵的是確保設(shè)計(jì)產(chǎn)品的可靠性。創(chuàng)建了Silicon和Spice模擬算法相關(guān)的參考系統(tǒng)。

（1）Silicon的相關(guān)性。使用專門設(shè)計(jì)的傳感元件（SE）實(shí)現(xiàn)Silicon相關(guān)設(shè)計(jì)，其包括兩個(gè)放大器，分別對(duì)VDD和VSS干線的電壓進(jìn)行抽樣，并在觸發(fā)脈沖輸入的上升邊沿將動(dòng)態(tài)干線電壓VDD/ VSS與外部參考電壓VDD_ref/ VSS_ref相比較。由行和列輸出的信號(hào)選擇傳感器。傳感器、晶體管和電容式放大器共同組成低通濾波器，其中輸入信號(hào)由傳感器接收，可防止由高頻電壓峰值下降波形導(dǎo)致模型的不準(zhǔn)確重建。

（2）Spice的相關(guān)性。其與Silicon的相關(guān)性類似。將設(shè)計(jì)與Spice模擬相結(jié)合。用Spice模擬算法計(jì)算單一元素（模型），并根據(jù)其進(jìn)行半導(dǎo)體芯片的設(shè)計(jì)。Spice模擬算法是最為普遍的電路級(jí)模擬程序，由美國(guó)加州Berkeley大學(xué)開(kāi)發(fā)。

網(wǎng)址：http://dx.doi.org/10.1145/ 2744769.2747909

作者：Ajay Kashyap et al

編譯：朱會(huì)